【正文】 else begin tx_data_r_r[0] = tx_data[0] 。 tx_data_r_r[1] = tx_data[1] 。 tx_data_r_r[2] = tx_data[2] 。 tx_data_r_r[3] = tx_data[3] 。 tx_data_r_r[4] = tx_data[4] 。 tx_data_r_r[5] = tx_data[5] 。 tx_data_r_r[6] = tx_data[6] 。 tx_data_r_r[7] = tx_data[7] 。 end end always @ (posedge clk16x2 or negedge rst_n2) begin //設(shè)置這四個狀態(tài)寄存器，用來捕捉“幀開始信號”，原理同UART_rx。 if (!rst_n2) begin tx0 = 1。 tx1 = 1。 tx2 = 1。 tx3 = 1。 end else begin tx0 = tx_en。 tx1 = tx0。 tx2 = tx1。 tx3 = tx2。 end end assign tx_n = ~tx0 amp。 ~tx1 amp。 ~tx2 amp。 ~tx3。 //本來上電復位后，四個reg都是0，但是因為tx_en在發(fā)送前保持1，四個時鐘后reg就全為1，所以可以認為reg為1，當四個為0時，說明tx_en到來； always @ (posedge clk16x2 or negedge rst_n2) begin //設(shè)置bps_start模塊； if (!rst_n2) bps_start_r = 139。b0。 else if (tx_n) bps_start_r = 139。b1。 //當tx_n為1時，確定是幀發(fā)送命令到來； else bps_start_r = bps_start_r。 //保證當tx_n跳變?yōu)榈碗娖綍r，bps_start_r仍然為高電平； end assign bps_start2 = bps_start_r。 always @ (posedge clk16x2 or negedge rst_n2) begin if (!rst_n2) begin state = t_idle。 //上電復位，進入初始狀態(tài)，tx_data_r = 839。d0。 //接收寄存器初始化； num = 439。d0。 //計數(shù)器初始化； tx_r = 139。b0。 //輸出緩沖初始化； end else begin case(state) t_idle: if (tx_n) begin state = t_start。 //檢測到發(fā)送命令，進入發(fā)送起始位狀態(tài),并將并行數(shù)據(jù)存入緩沖寄存器中； tx_data_r[0] = tx_data_r_r[0] 。 tx_data_r[1] = tx_data_r_r[1] 。 tx_data_r[2] = tx_data_r_r[2] 。 tx_data_r[3] = tx_data_r_r[3] 。 tx_data_r[4] = tx_data_r_r[4] 。 tx_data_r[5] = tx_data_r_r[5] 。 tx_data_r[6] = tx_data_r_r[6] 。 tx_data_r[7] = tx_data_r_r[7] 。 end else state = t_idle。 //未檢測到，則保留原始狀態(tài)； t_start: if (clk_bps2) begin state = t_shift。 //檢測到中間采樣點信號，進入移位狀態(tài)； tx_r = 139。b0。 //發(fā)送起始位信號； num = num + 139。b1。 //發(fā)送起始位是幀開始標志，所以計數(shù)開始； end else if (!tx_en) state = t_start。 else state = t_idle。 t_shift: if (num == 10) begin bps_start_r = 139。d0。 //當接受了10個信號以后，這一幀數(shù)據(jù)接受完畢，關(guān)閉bps_start。 state = t_idle 。 //發(fā)送結(jié)束； num = 439。d0。 //清零num，供下一輪使用； end else if (clk_bps2) begin num = num + 139。d1。 //每收到一個clk_bps，就計數(shù)加1，繼續(xù)移位運算； case(num) //數(shù)據(jù)移位過程； 439。d1: tx_r = tx_data_r[0] 。 439。d2: tx_r = tx_data_r[1] 。 439。d3: tx_r = tx_data_r[2] 。 439。d4: tx_r = tx_data_r[3] 。 439。d5: tx_r = tx_data_r[4] 。 439。d6: tx_r = tx_data_r[5] 。 439。d7: tx_r = tx_data_r[6] 。 439。d8: tx_r = tx_data_r[7] 。 439。d9: tx_r = 0。 //發(fā)送結(jié)束位，這時num已經(jīng)是10，下一次啟動clk_bps時，清零； default: tx_r= 139。b1。 //沒有數(shù)據(jù)的時候，保持數(shù)據(jù)線在高電平狀態(tài)； endcase end else begin state = state。 //在clk16x一般周期內(nèi)，保持狀態(tài)和計數(shù)器不變； num = num。 end endcase end end assign tx = tx_r。endmodule 測試模塊：module uart_tb。 reg sys_clk。 reg rst_n。 reg rx。 reg tx_en。 wire tx。 wire [7:0] led。 top uu_top(.sys_clk(sys_clk),.rst_n(rst_n),.rx(rx),.tx_en(tx_en),.tx(tx),.led(led))。//例化 initial begin //系統(tǒng)初始化； sys_clk = 0。 rx = 1。 tx_en = 1。 rst_n = 1。 2 rst_n = 0。 5 rst_n = 1。 end initial begin //系統(tǒng)時鐘是50M，周期20ns； forever 10 sys_clk = ~sys_clk。 end event first。 initial begin //對rx進行測試賦值； 100 rx = 0。 104140 rx = 1。 104160 rx = 0。 104160 rx = 0。 104160 rx = 1。 104160 rx = 1。 104160 rx = 1。 104160 rx = 0。 104160 rx = 1。 104160 rx = 1。 120000 first。 end always @(first) // 接受完畢后，開始檢測發(fā)送命令； tx_en = ~tx_en。 endmodule