【文章內(nèi)容簡介】 ) //這里是用來設(shè)置什么條件下啟動計數(shù)器，目的有兩個，一個是在“過采樣”的時候，提取16倍頻的時鐘，一個是用來定位clk_bps中點采樣信號。 t = 1339。d0 。 else t = t + 139。d1。 //bps_start是表明，已經(jīng)檢測到起始位，開始采樣數(shù)據(jù)，只有bps_start值為1時，才啟動t，t的首次啟動必須依賴于bps_start,以后在每一個數(shù)據(jù)檢測期間，依賴于5207復(fù)位。 end always @ (posedge sys_clk or negedge rst_n) begin //這一段用來設(shè)置采樣中間值 if (! rst_n ) clk_bps_r = 139。d0。 else if (t == 2603) //經(jīng)過8個clk16x周期，就是中點。 clk_bps_r = 139。d1。 else if (t == 2767) //為了使得在clk16x的上升沿可以檢測到clk_bps,必須使之保持至少一個clk16x周期；因此2603+164=2767； clk_bps_r = 139。d0。 else clk_bps_r = clk_bps_r。 end always @ (posedge sys_clk or negedge rst_n) begin // 這一段用來設(shè)置過采樣的時鐘，clk16x是baud9600的16倍，用來檢測起始位和結(jié)束位。 if (! rst_n ) begin t_16x = 939。d0。 clk16x_r = 139。d0。 end else if (t_16x == 162) begin clk16x_r = ~clk16x_r。 //周期性變化的時鐘，半個周期為50M/(9600*16*2)=163個系統(tǒng)時鐘；0~162共計163個時鐘； t_16x = 939。d0。 end else t_16x = t_16x + 139。d1。 end assign clk_bps = clk_bps_r。//把內(nèi)部寄存器的值分配給引腳； assign clk16x = clk16x_r。 endmodule 接收端模塊：module uart_rx (clk16x1,rst_n1,rx,clk_bps1,bps_start1,rx_data,led)。 input clk16x1。 //16倍過采樣信號； input rst_n1。 //全局復(fù)位信號； input rx。 //串行輸入信號。 input clk_bps1。 //中間點采樣信號； output bps_start1。 //采樣數(shù)據(jù)置位信號，bps_strat為1時，波特率發(fā)生器的t開始計數(shù)，按照波特率的速度來采樣； output [7:0] rx_data。 //串并轉(zhuǎn)換后的輸出寄存器； output [7:0] led。 //用led來監(jiān)測數(shù)據(jù)傳輸； reg rx0,rx1,rx2,rx3。 //定義四個寄存器，用來檢測起始位0； wire rx_n。 //表示起始位接收到； reg [2:0] state 。 //定義狀態(tài)寄存器變量，用狀態(tài)機來表示接收器的運行過程； reg [7:0] rx_data_r 。 //內(nèi)部緩沖寄存器，接受串行數(shù)據(jù)，用來給涑齠絲rx_data賦值； reg bps_start_r。 //內(nèi)部緩沖寄存器，用來給bps_start賦值； reg [3:0] num。 //內(nèi)部計數(shù)器，用來確定傳送了多少個數(shù)據(jù)位； reg data_ready。 //輸出標(biāo)志緩沖寄存器； reg [7:0] led。 //定義reg型； parameter r_start = 339。b001。 //寄存器狀態(tài)參數(shù)，采用獨熱碼編碼表示 parameter r_center = 339。b010。 parameter r_sample = 339。b100。 always @ (posedge clk16x1 or negedge rst_n1) begin if (! rst_n1 ) begin //初始化四個判斷寄存器 rx0 = 139。b1。 rx1 = 139。b1。 rx2 = 139。b1。 rx3 = 139。b1。 end else begin //連續(xù)觳鈘x上的值，一旦出現(xiàn)4個寄存器都為0，那么可以認(rèn)定起始位到來~ rx0 = rx。 rx1 = rx0。 rx2 = rx1。 rx3 = rx2。 end end assign rx_n = ~rx3 amp。 ~rx2 amp。 ~rx1 amp。 ~rx0。 // 用來檢測起始位信號，當(dāng)?shù)谒膫€上升沿到來的時候，可以認(rèn)定這個信號不是毛刺，而是真正的其實信號； always @ (posedge clk16x1 or negedge rst_n1) begin if (!rst_n1) bps_start_r = 139。b0。 else if (rx_n) bps_start_r = 139。b1。 //當(dāng)rx_n為1時，確定是起始位到來； else bps_start_r = bps_start_r。 //保證當(dāng)rx_n跳變?yōu)榈碗娖綍r，bps_start_r仍然為高電平； end assign bps_start1 = bps_start_r。 //給bps_start賦值； always @ (posedge clk16x1 or negedge rst_n1) begin if (!rst_n1) begin state = r_start。 num = 439。d0。 //給num計數(shù)器復(fù)位，初始化0； rx_data_r = 839。d0。 //給并行輸出數(shù)據(jù)寄存器復(fù)位清零； data_ready =0。 //準(zhǔn)備輸出狀態(tài)復(fù)位； led = 839。d0。 //數(shù)碼管清零 end else begin case (state) r_start : if (rx_n) state = r_center。 //收到起始位確認(rèn)信號，進入r_center等待中點狀態(tài)； else state = state。 //保證當(dāng)rx_n跳變的時候，state不會總是切換回初始態(tài)； r_center: if (clk_bps1) begin state = r_sample。 //收到中點置位信號，進入r_sample采樣狀態(tài)； num = num + 139。d1。 //收到起始位，把num+1，正常情況下，r_center這個狀態(tài)只出現(xiàn)一次，因此這里可以寫num=num+1； end else if (!rx) state = r_center。 //還沒收到置位信號，但在等待接受狀態(tài)； else state = r_start。 //沒有收到置位信號，則返回初始態(tài)； r_sample: if (num == 10) begin bps_start_r = 139。d0。 //當(dāng)接受了10個信號以后，這一幀數(shù)據(jù)接受完畢，關(guān)閉bps_start。 state = r_start 。 //采樣結(jié)束； num = 439。d0。 //清零num，供下一輪使用； data_ready = 1。 //數(shù)據(jù)準(zhǔn)備完畢 end else begin if (clk_bps1) begin； num = num + 139。d1。 //每收到一個clk_bps，