【正文】 算一般通過(guò) 來(lái)實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器 B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、原碼運(yùn)算的十進(jìn)制加法器 D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是 。A、階符與數(shù)符相同為規(guī)格化數(shù)B、階符與數(shù)符相異為規(guī)格化數(shù)C、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)交叉存儲(chǔ)器實(shí)質(zhì)上是一種 存儲(chǔ)器，它能 執(zhí)行 獨(dú)立的讀寫(xiě)操作。A、模塊式，并行，多個(gè) B、模塊式，串行，多個(gè)C、整體式，并行，一個(gè) D、整體式，串行，多個(gè)1主存儲(chǔ)器和CPU之間增加cache的目的是 。A、解決CPU和主存之間的速度匹配問(wèn)題B、擴(kuò)大主存儲(chǔ)器容量C、擴(kuò)大CPU中通用寄存器的數(shù)量D、既擴(kuò)大主存儲(chǔ)器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量1微程序控制器中，機(jī)器指令與微指令的關(guān)系是 。A、每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B、每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行C、每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D、一條微指令由若干條機(jī)器指令組成1假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的字符碼是 。A、11000011 B、11000001 C、01000010 D、110010111存儲(chǔ)周期是指 。A、主存中讀取一個(gè)單元的時(shí)間 B、主存中寫(xiě)入一個(gè)單元的時(shí)間C、連續(xù)兩次訪問(wèn)主存單元的最短時(shí)間間隔 D、主存中訪問(wèn)一個(gè)存儲(chǔ)單元的平均時(shí)間1虛擬存儲(chǔ)器可以實(shí)現(xiàn) 。A、提高主存儲(chǔ)器的存取速度B、擴(kuò)大主存儲(chǔ)器的可用存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取速度D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間1常用的虛擬存儲(chǔ)系統(tǒng)由 兩級(jí)存儲(chǔ)器組成。A、主存–輔存 B、Cache–主存 C、Cache–輔存 D、通用寄存器–主存二、計(jì)算題：（16分，每題8分）已知X=，Y= ―，使用變形補(bǔ)碼（雙符號(hào)補(bǔ)碼）求[X+Y]補(bǔ)和[X―Y]補(bǔ)，并指出運(yùn)算結(jié)果有否溢出。選用32K8位的SRAM芯片構(gòu)成128K16位的主存儲(chǔ)器，問(wèn)：（1）CPU的數(shù)據(jù)寄存器需要多少位？（2）CPU的地址寄存器需要多少位？（3）共需要多少片SRAM芯片？三、問(wèn)答題：（36分，每題6分）按馮?諾依曼計(jì)算機(jī)體系結(jié)構(gòu)的基本思想設(shè)計(jì)的計(jì)算機(jī)硬件系統(tǒng)包括什么？簡(jiǎn)述SRAM和DRAM的區(qū)別？控制器按其結(jié)構(gòu)可以分為哪兩類？對(duì)比它們的特點(diǎn)。控制器由哪幾個(gè)部件構(gòu)成？它們各自有什么功能？Cache有哪幾種地址映射方法？簡(jiǎn)述各自的映射原理和特點(diǎn)？寫(xiě)出指令系統(tǒng)的常見(jiàn)的、基本的尋址方式。四、綜合題：（66分）某機(jī)字長(zhǎng)8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲(chǔ)器按字節(jié)編址，CPU的控制信號(hào)線有：MREQ（存儲(chǔ)器訪問(wèn)請(qǐng)求，低電平有效），R/W（讀寫(xiě)控制，低電平為寫(xiě)信號(hào)，高電平為讀信號(hào)）。試問(wèn)：①、若該機(jī)主存采用16K1位的DRAM芯片（內(nèi)部為128128陣列）構(gòu)成最大主存空間，則共需要多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間？刷新用的行地址為幾位？（8分）②、若用4個(gè)8K4位的SRAM芯片和2個(gè)4K8位的SRAM芯片構(gòu)成24K8位的RAM存儲(chǔ)區(qū)域，起始地址為0000H，假設(shè)SRAM芯片有CS（片選，低電平有效）和WE（寫(xiě)使能，低電平有效）信號(hào)控制端。（1）試畫(huà)出地址譯碼方案；寫(xiě)出RAM的地址范圍。（8分）（2）并畫(huà)出SRAM與CPU的連接圖，請(qǐng)標(biāo)明SRAM芯片個(gè)數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)線、控制線及其連接。（10分）設(shè)有浮點(diǎn)數(shù)，X=25（9/16），Y=23（–13/64），階碼用4位（含1位符號(hào)位）補(bǔ)碼表示，尾數(shù)用5位（含1位符號(hào)位）補(bǔ)碼表示。（1）寫(xiě)出X與Y的浮點(diǎn)數(shù)表示。（8分）（2）求真值X+Y=？要求寫(xiě)出完整的浮點(diǎn)運(yùn)算步驟。（8分）2006年攻讀碩士學(xué)位研究生入學(xué)考試《計(jì)算機(jī)組成原理》試題一、選擇題：（每空2分，共40分）指令系統(tǒng)中采用不同尋址方式的目的主要是（ ）。A、實(shí)現(xiàn)存儲(chǔ)程序和程序控制B、縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C、可以直接訪問(wèn)外設(shè)D、提供擴(kuò)展操作碼的可能并降低指令譯碼難度寄存器間接尋址方式中，操作數(shù)處于（ ）中。A、通用寄存器 B、主存 C、程序計(jì)數(shù)器 D、堆棧1位奇校驗(yàn)?zāi)軝z測(cè)出（ ）存儲(chǔ)器錯(cuò)誤。A、1位 B、2位 C、奇數(shù)位 D、偶數(shù)位若一臺(tái)計(jì)算機(jī)的字長(zhǎng)為2個(gè)字節(jié)，則表明該機(jī)器（ ）。A、能處理的數(shù)值最大為2位十進(jìn)制數(shù)B、能處理的數(shù)值最多由2位二進(jìn)制數(shù)組成C、在CPU中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16位D、在CPU中運(yùn)算的結(jié)果最大為2的16次方CPU是指（ ）。A、運(yùn)算器 B、控制器 C、運(yùn)算器和控制器 D、運(yùn)算器、控制器和主存主存儲(chǔ)器和CPU之間增加cache的目的是（ ）。A、解決CPU和主存之間的速度匹配問(wèn)題B、擴(kuò)大主存儲(chǔ)器容量C、擴(kuò)大CPU中通用寄存器的數(shù)量D、既擴(kuò)大主存儲(chǔ)器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量在浮點(diǎn)數(shù)編碼表示中，（ ）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù) B、尾數(shù) C、符號(hào) D、階碼微程序控制器中，機(jī)器指令與微指令的關(guān)系是（ ）。A、每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B、每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行C、每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行 D、一條微指令由若干條機(jī)器指令組成交叉存儲(chǔ)器實(shí)質(zhì)上是一種（ ）存儲(chǔ)器，它能（ ）執(zhí)行（ ）獨(dú)立的讀寫(xiě)操作。A、模塊式，并行，多個(gè) B、模塊式，串行，多個(gè)C、整體式，并行，一個(gè) D、整體式，串行，多個(gè)假定下列字符碼中有奇偶校驗(yàn)碼，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是（ ）。A、11001011 B、11010110 C、11000011 D、110010111控制器的功能是（ ）。A、產(chǎn)生時(shí)序信號(hào) B、從主存取出一條指令 C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令1虛擬存儲(chǔ)器可以實(shí)現(xiàn)（ ）。A、提高主存儲(chǔ)器的存取速度B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取速度D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間1計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（ ）。A、減少主機(jī)箱的體積 B、解決容量、價(jià)格、速度三者之間的矛盾C、保存大量數(shù)據(jù)方便 D、操作方便132個(gè)漢字的機(jī)內(nèi)碼需要（ ）。A、8字節(jié) B、64字節(jié) C、32字節(jié) D、16字節(jié)1有關(guān)Cache的說(shuō)法正確的是（ ）。A、只能在CPU以外 B、CPU內(nèi)外都可以設(shè)置CacheC、只能在CPU以內(nèi) D、若存在Cache，CPU就不能再訪問(wèn)主存1相聯(lián)存儲(chǔ)器是按（ ）進(jìn)行尋址的存儲(chǔ)器。A、地址指定方式 B、堆棧存儲(chǔ)方式C、內(nèi)容指定方式 D、地址指定方式與堆棧存儲(chǔ)方式結(jié)合1在機(jī)器數(shù)（ ）中，零的表示形式是唯一的。A、原碼 B、補(bǔ)碼 C、補(bǔ)碼和移碼 D、原碼和反碼1在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般通過(guò)（ ）來(lái)實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器 B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器1狀態(tài)寄存器用來(lái)存放（ ）。A、算術(shù)運(yùn)算結(jié)果 B、邏輯運(yùn)算結(jié)果C、運(yùn)算類型 D、算邏運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)與微指令的執(zhí)行周期對(duì)應(yīng)的是（ ）。A、指令周期 B、機(jī)器周期 C、節(jié)拍周期 D、時(shí)鐘周期二、填空題：（每空2分，共34分）在減法運(yùn)算中，正數(shù)減（ ）數(shù)可能產(chǎn)生溢出，此時(shí)的溢出為（ ）溢出；負(fù)數(shù)減（ ）數(shù)可能產(chǎn)生溢出，此時(shí)的溢出為（ ）溢出。原碼一位乘法中，符號(hào)位與數(shù)值位（ ），運(yùn)算結(jié)果的符號(hào)位等于（ ）。碼值80H：若表示真值0，則為（ ）碼；若表示真值―128，則為（ ）碼；若表示真值―127，則為（ ）碼；若表示真值―0，則為（ ）碼。若[X]補(bǔ)=1000，則X的十進(jìn)制真值為（ ）。RISC指令系統(tǒng)的最大特點(diǎn)是：（ ）、（ ）等。微指令格式分為（ ）型微指令和（ ）型微指令，其中，前者的并行操作能力比后者強(qiáng)。硬布線控制器的速度比微程序控制器（ ），（ ）控制器組成較規(guī)范、修改方便。三、綜合題：（76分）（10分）已知X=，Y=―，用變形補(bǔ)碼計(jì)算X+Y，X―Y，并判斷是否溢出。（6分）已知X=，Y=―，求[X/2]補(bǔ)，[―X]補(bǔ)。（20分）8K4的EPROM存儲(chǔ)器芯片組成一個(gè)16K8的半導(dǎo)體只讀存儲(chǔ)器，問(wèn)：1）（3分）數(shù)據(jù)寄存器多少位？（2）（3分）地址寄存器多少位？（3）（3分）共需要多少個(gè)這樣的存儲(chǔ)器芯片？（4）（11分）畫(huà)出此存儲(chǔ)器的組成框圖。