【正文】 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? (2)、 CPU中斷屏蔽寄存器 (IMR) IMR映射在數(shù)據(jù)存儲器空間中的地址為 0004h，各位意義如下： ? IMR中包含所有可屏蔽中斷級（ INT1INT6)的屏蔽位， 讀IMR可以識別出已屏蔽或使能的中斷級 ，而向 IMR中寫，則可屏蔽中斷或使能中斷。為了使能中斷，應(yīng)設(shè)置相應(yīng)的 IMR位為1，而屏蔽中斷時只需將相應(yīng)的 IMR位設(shè)為 0。 ? 位 156：保留位。 ? 位 50：分別為 INT6INT1中斷的 屏蔽位 。 ? 0－中斷 INTn被屏蔽。 ? 1－中斷 INTn被使能。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外設(shè)中斷寄存器 ? 外設(shè)中斷寄存器包括： 外設(shè)中斷向量寄存器 (PIVR)、外設(shè)中斷請求寄存器 0/1/2(PIRQR0/1/2)、 外設(shè)中斷應(yīng)答寄存器 0/1/2(PIACKR0/1/2)。 ? 外設(shè)中斷請求寄存器和外設(shè)中斷應(yīng)答寄存器都屬于外設(shè)中斷擴展模塊用來向 CPU產(chǎn)生 INT1INT6中斷請求的內(nèi)部寄存器。這些寄存器用于測試目的，非用戶應(yīng)用目的，編程時可忽略。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外設(shè)中斷向量寄存器 (PIVR) 外設(shè)中斷向量寄存器 (PIVR)映射在數(shù)據(jù)存儲器空間中的地址為 701Eh，該寄存器的 16位 V15－ V0，為最近一次被應(yīng)答的外設(shè)中斷的地址向量。 ? 外設(shè)中斷請求寄存器 0(PIRQR0) 外設(shè)中斷請求寄存器 0(PIRQR0)映射在數(shù)據(jù)存儲器空間中的地址為 7010h，寄存器的格式如下： ? 位 15－ 0：外設(shè)請求標(biāo)志位 － ? 0－無相應(yīng)外設(shè)的中斷請求 ? 1－相應(yīng)外設(shè)的中斷請求被掛起 注 ：寫入 1會發(fā)出一個中斷請求到 DSP核，寫入 0無影響。 該寄存器 16個位所對應(yīng)的外設(shè)如表 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外設(shè)中斷請求寄存器 1(PIRQR1) 外設(shè)中斷請求寄存器 1(PIRQR1)映射在數(shù)據(jù)存儲器空間中的地址為 7011h，該寄存器的格式如下： ? 位 15：保留位，讀出為 0，寫入無影響。 ? 位 14－ 0：外設(shè)請求標(biāo)志位 ? 0－無相應(yīng)外設(shè)的中斷請求 ? 1－相應(yīng)外設(shè)的中斷請求被掛起 注 ：寫入 1會發(fā)出一個中斷請求到 DSP核，寫入 0無影響。 該寄存器 16個位所對應(yīng)的中斷如表 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外設(shè)中斷請求寄存器 2(PIRQR2) 外設(shè)中斷請求寄存器 2(PIRQR2)映射在數(shù)據(jù)存儲器空間中的地址為 7012h,寄存器的格式如下： ? 位 15：保留位 ? 位 14－ 0：外設(shè)請求標(biāo)志位 － ? 0－無相應(yīng)外設(shè)的中斷請求 ? 1－相應(yīng)外設(shè)的中斷請求被掛起 注 ：寫 1會發(fā)出一個中斷請求到 DSP核，寫 0無影響。 該寄存器 16個位所對應(yīng)的中斷如表 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外設(shè)中斷應(yīng)答寄存器 0(PIACKR0) 外設(shè)中斷應(yīng)答寄存器 0(PIACKR0)映射在數(shù)據(jù)存儲器空間中的地址為 7014h,寄存器的格式如下： ? 位 15－ 0：外設(shè)中斷應(yīng)答位 － ? 寫入 1－引起相應(yīng)外設(shè)的中斷應(yīng)答被插入，將相應(yīng)外設(shè)中斷請求位清 0。 注 ：通過向寄存器寫 1來插入中斷應(yīng)答，而非更新 PIVR寄存器的內(nèi)容，讀該寄存器的結(jié)果通常為 0 該寄存器 16個位所對應(yīng)的中斷如表 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外設(shè)中斷應(yīng)答寄存器 1(PIACKR1) 外設(shè)中斷應(yīng)答寄存器 1(PIACKR1)的映射地址 7015h，格式如下： ? 位 15：保留位 ? 位 14－ 0：外設(shè)中斷應(yīng)答位 － ， 作用同 PIACKP0一樣。 該寄存器各個位所對應(yīng)的中斷如表 。 ? 外設(shè)中斷應(yīng)答寄存器 2(PIACKR2) 外設(shè)中斷應(yīng)答寄存器 2(PIACKR2)的映射地址 7016h，該寄存器的格式如下： ? 位 15－ 0：外設(shè)中斷應(yīng)答位 － ， 作用同 PIACKP0一樣。 該寄存器各個位所對應(yīng)的中斷如表 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 復(fù)位 LF2407 DSP器件有兩個復(fù)位來源： ? 外部復(fù)位引腳 的電平變化引起的復(fù)位； ? 看門狗定時器溢出 引起的復(fù)位。 ? 復(fù)位時 ，復(fù)位引腳被設(shè)置為輸出方式，且被驅(qū)動為低，向外部電路表明LF240x器件正在自己復(fù)位。 ? 無效地址檢測 ? 無效地址是 不可執(zhí)行的地址 (例如：外設(shè)存儲器映射中的保留寄存器 )。 ? LF240x一旦檢測到對無效地址的訪問，就將系統(tǒng)控制和狀態(tài)寄存器1(SCSRl)中的無效地址標(biāo)志位 (ILLADR)置 1，從而 產(chǎn)生一個不可屏蔽中斷 (NMI)。無論何時檢測到對無效地址的訪問，都會產(chǎn)生 插入一個無效地址條件 ，無效地址標(biāo)志位 (ILLADR)在無效地址條件發(fā)生之后被置 1，并一直保持，直到軟件將其清除。 ? 產(chǎn)生原因 ：是 不正確的數(shù)據(jù)頁面初始化 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 1 外部中斷控制寄存器 寄存器 XINT1CR和 XINT2CR為用來控制和監(jiān)視XINT1和 XINT2兩個引腳狀態(tài)的兩個外部中斷控制寄存器。在 LF240x 中， XINT1和 XINT2引腳必須被 拉為低電平 至少 6個 (或 12個） CLKOUT周期 才能被 CPU內(nèi)核識別 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外部中斷 1控制寄存器 XINT1CR 映射到數(shù)據(jù)存儲器空間的 7070h，格式如下： ? 位 15： XINT1標(biāo)志位 。在 XINT1引腳上是否檢測到一個 所選擇的中斷跳變 ，無論中斷是否使能，該位都可被置 1。 ? 0－沒有檢測到跳變 ； 1－檢測到跳變 ? 位 143：保留位 ? 位 2： XINT1極性 。該讀／寫位決定是在 XINT1引腳信號的上升沿還是下降沿產(chǎn)生中斷。 ? 0－在 下降沿 產(chǎn)生中斷 ； 1－在 上升沿 產(chǎn)生中斷 ? 位 1： XINT1優(yōu)先級。該讀／寫位決定哪一個中斷優(yōu)先級被請求。 ? 0－ 高 優(yōu)先級 ； 1－ 低 優(yōu)先級 ? 位 0： XINTl使能位。該讀／寫位可使能或屏蔽外部中斷 XINTl ? 0－屏蔽中斷 ； 1－使能中斷 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 系統(tǒng)配置和中斷 ? 外部中斷 2控制寄存器 XINT2CR 映射到數(shù)據(jù)存儲器空間的 7071h，格式如下： ? 位 15： XINT2中斷請求標(biāo)志位。該位表示在 XINT2引腳上是否檢測到一個中斷請求跳變，無論該中斷是否使能，該位都可以被置 1。當(dāng) XINT2的中斷請求被應(yīng)答時，該位被自動清 0。 ? 0－沒有檢測到跳變 ； 1－檢測到跳變 ? 軟件向該位寫 1(寫 0無效 )或器件復(fù)位時，該位也被清 0 ? 位 1413：保留位 ? 位 2： XINT2極性。該位決定 XINT2引腳信號的上升沿還是下降沿產(chǎn)生中斷。 ? 0－在下降沿產(chǎn)生中斷 ； 1－在上升沿產(chǎn)生中斷 ? 位 1： XINT2的中斷優(yōu)先級。 ? 0－高優(yōu)先級 ； 1－低優(yōu)先級 ? 位 0： XINT2的中斷使能位。 ? 0－屏蔽該中斷 ； 1－使能該中斷 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 程序控制 執(zhí)行一個或多個指令塊的次序調(diào)動 ? 通常 ，程序是順序執(zhí)行的，器件執(zhí)行這些連續(xù)程序存儲器地址處的指令 ? 有時 ，程序必須轉(zhuǎn)移到非順序的地址并在新地址處開始順序執(zhí)行指令 ? LF240x DSP支持調(diào)用、返回和中斷 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 程序地址的產(chǎn)生 ? 程序流 要求處理器在執(zhí)行當(dāng)前指令的同時產(chǎn)生下一個程序地址 (順序或非順序 ) ? LF240x器件程序地址產(chǎn)生邏輯使用下列硬件： ? 程序計數(shù)器 (PC)： 16位 PC取址時對內(nèi)部或外部程序存儲器進(jìn)行尋址。 ? 程序地址寄存器 (PAR)： 驅(qū)動程序地址總線 (PAB)，是 16位總線，同時為讀 /寫程序提供地址。 ? 堆棧： 程序地址產(chǎn)生邏輯包括一個 16位寬、最多可保存 8個返回地址的硬件堆棧，也可用于暫存數(shù)據(jù)。 ? 微堆棧 (MSTACK)： 有時程序地址產(chǎn)生邏輯使用這個 16位寬、1級深的堆棧保存一返回地址。 ? 重復(fù)計數(shù)器 (RPTC)： 16位的 RPTC與重復(fù)指令 RPT一起，用來確定 RPT后面的一條指令重復(fù)執(zhí)行的次數(shù)。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 程序計數(shù)器 (PC) ? 程序地址產(chǎn)生邏輯利用 16位的 PC尋址內(nèi)部和外部程序存儲器。 ? PC含有要執(zhí)行的下一條指令的地址。 ? 經(jīng)程序地址總線 (PAB )從程序存儲器中取出該地址中的指令，并將其裝入指令寄存器。 ? 指令寄存器裝入后， PC內(nèi)容為下一地址。 ? LF240x可以采用多種方法裝載 PC，從而適應(yīng)順序和非順序的程序流。加載方法見表 (P47)。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 堆棧 ? LF240x具有 16位寬度、 8級深度的硬件堆棧 。 ? 在調(diào)用子程序或發(fā)生中斷時，程序地址產(chǎn)生邏輯利用該堆棧 保存返回地址 。 ? 當(dāng)指令使 CPU進(jìn)入子程序或中斷使其進(jìn)入中斷服務(wù)程序時，返回地址自動裝入堆棧的棧頂，該操作不需附加周期。 ? 當(dāng)子程序或中斷服務(wù)程序完成時，則返回地址從棧頂送到程序計數(shù)器。 ? 當(dāng) 8級堆棧 不用于保存地址 時，在子程序或中斷服務(wù)程序內(nèi)，堆棧可用于保存上下文數(shù)據(jù)或其他存儲用途 。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 用戶可使用的兩組指令訪問堆棧 ? PUSH(壓入 )和 POP(彈出 )： PUSH指令把累加器的低半部分 copy到棧頂； POP指令將棧頂?shù)臄?shù)據(jù) copy到累加器低半部分。 ? PSHD和 POPD：當(dāng)子程序或中斷嵌套超過 8級時，可利用這些指令在數(shù)據(jù)存儲區(qū)構(gòu)建堆棧。 PSHD將數(shù)據(jù)存儲器中的值壓入棧頂；POPD將棧頂?shù)闹祻椀綌?shù)據(jù)存儲器。 ? 每當(dāng)一個數(shù)壓入棧頂，堆棧中每級的內(nèi)容都下移一級，棧底內(nèi)容則丟失。因此，如果沒有彈出而又連續(xù)壓入多于 8次，或壓入的次數(shù)比彈出的次數(shù)多于 8次時，就會丟失數(shù)據(jù) (堆棧溢出 )圖 (P48)。 ? 彈出操作于壓入操作相反，把堆棧中每一級的值都 copy到較高的一級，連續(xù) 7次彈出后的任何彈出操作產(chǎn)生的值都是初始棧底的值，圖 (P49)。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 微堆棧 (MSTACK) ? 程序地址產(chǎn)生邏輯在執(zhí)行某些指令前利用 16位寬、 1級深的MSTACK保存返回地址 。 ? 這些指令利用程序地址產(chǎn)生邏輯提供雙操作數(shù)指令中的第 2個地址，它們是： BLDD、 BLPD、 MAC、 MACD、 TBLR和 TBLW。 ? 重復(fù)執(zhí)行時， 利用 PC使第一個操作數(shù)地址增 1，并使用輔助寄存器算術(shù)單元產(chǎn)生第二個操作數(shù)地址。 ? 使用時， 返回地址被壓入 MSTACK；重復(fù)指令執(zhí)行完后，MSTACK的值被彈出并送至程序地址產(chǎn)生邏輯 。 ? MSTACK不可用于存儲指令 （不同于 STACK）。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 流水線操作 ? 指令流水線 包括執(zhí)行指令時發(fā)生的一系列總操作。 ? LF240x流水線具有 4個獨立階段： 取指令 、 指令譯碼 、 取操作數(shù) 和執(zhí)行指令 。 ? 這 4個獨立階段在任意給定周期里，可能有 1~4條不同的指令處于激活狀態(tài)。 湖南文理學(xué)院電信學(xué)院 《 DSP技術(shù) 》 葉華 程序控制 ? 對用戶來說，除下列情況外，流水線基本上是不可見的 ? 緊跟在修改全局存儲器分配寄存器 (GBEG)后的 單字 、單周期指令使用先前的全局映射數(shù)據(jù)存儲器 。 ? NORM指令修改輔助寄存器指針 (ABP)，而且 在流水線的執(zhí)行階段使用當(dāng)前輔助寄存器 。如果后面的兩個指令字改變當(dāng)前輔助寄存器或 ARP的值，那么這些操作是在流水線的譯碼階段進(jìn)行的，使得 NORM指令使用了錯誤的輔助寄存器，并使后續(xù)指令使用錯誤的 ARP值。 湖南