【導(dǎo)讀】和集體，均已在文中以明確方式注明并表示感謝。本人完全清楚本聲明的法律后果，申請(qǐng)學(xué)位論文和資料若有不實(shí)之處，本人愿承擔(dān)相應(yīng)的法律責(zé)任。通過(guò)FPGA實(shí)現(xiàn)音樂(lè)流水燈的控制，將不同音階與特定頻率的方波信號(hào)對(duì)應(yīng)起來(lái)，3．存儲(chǔ)2首樂(lè)曲，設(shè)計(jì)相應(yīng)程序，通過(guò)仿真實(shí)現(xiàn)系統(tǒng)功能。2020年3月4日~3月18日查閱資料，撰寫(xiě)開(kāi)題報(bào)告；2020年3月19日~4月4日掌握Verilog語(yǔ)言以及FPGA硬件的相關(guān)知識(shí)；2020年4月5日~4月30日基于quartus2軟件使用Verilog語(yǔ)言進(jìn)行編程，2020年5月15日~6月6日撰寫(xiě)論文，準(zhǔn)備答辯；2020年6月7日~6月14日畢業(yè)答辯。它是作為專用集成電路。眾所周知，現(xiàn)今的娛樂(lè)場(chǎng)所都少不了由LED、蜂鳴器等小器件組成的電子設(shè)備，統(tǒng)中的顯示部分，實(shí)現(xiàn)良好的人機(jī)操作界面。電路來(lái)實(shí)現(xiàn)，更高級(jí)一點(diǎn)的就是在FPGA的NIOS處理器來(lái)完成?；贔PGA的大型電子系。定要播放的歌曲,同時(shí)FPGA控制LED閃爍。

　　

【正文】 39。d134,839。d135,839。d136: count_end = L_5。 839。d137: count_end = L_5。 default:count_end = 1739。h0。 endcase end else if(state==239。b10) begin stop=0。 state1=0。 if(count TIME) //一個(gè)節(jié)拍 250ms count = count + 139。b1。 else begin count = 439。d0。 if(state2 == 839。d150) state2 = 839。d0。 else state2 = state2 + 139。b1。 end case(state2) 839。d0,839。d1: count_end = L_5。 839。d2,839。d3,839。d4,839。d5： count_end = M_1。 839。d6,839。d7,839。d8: count_end = M_1。 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 19 839。d9,839。d10: count_end = M_3。 839。d11,839。d12,839。d13,839。d14: count_end = M_2。 839。d15: count_end = M_1。 839。d16,839。d17: count_end = M_2。 839。d18,839。d19: count_end = M_3。 839。d20,839。d21,839。d22： count_end = M_1。 839。d23,839。d24: count_end = M_1。 839。d25,839。d26: count_end = M_3。 839。d27,839。d28: count_end = M_5。 839。d29,839。d30,839。d31： count_end = M_6。 839。d32,839。d33: count_end = M_6。 839。d34,839。d35,839。d36： count_end = M_6。 839。d37,839。d38: count_end = M_6。 839。d39,839。d40,839。d41,839。d42: count_end = M_5。 839。d43,839。d44,839。d45: count_end = M_3。 839。d46,839。d47: count_end = M_1。 839。d48,839。d49,839。d50,839。d51: count_end = M_2。 839。d52: count_end = M_1。 839。d53,839。d54: count_end = M_2。 839。d55,839。d56: count_end = M_3。 839。d57,839。d58,839。d59,839。d60: count_end = M_1。 839。d61,839。d62,839。d63: count_end = L_6。 839。d64,839。d65: count_end = M_5。 839。d66,839。d67,839。d68,839。d69: count_end = M_1。 839。d70,839。d71,839。d72,839。d73: count_end = M_1。 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 20 839。d74,839。d75: count_end = M_6。 839。d76,839。d77,839。d78,839。d79: count_end = M_5。 839。d80,839。d81,839。d82: count_end = M_3。 839。d83,839。d84: count_end = M_1。 839。d85,839。d86,839。d87,839。d88: count_end = M_2。 839。d89: count_end = M_1。 839。d90,839。d91: count_end = M_2。 839。d92,839。d93: count_end = M_6。 839。d94,839。d95,839。d96,839。d97: count_end = M_5。 839。d98,839。d99,839。d100: count_end = M_3。 839。d101,839。d102: count_end = M_5。 839。d103,839。d104： count_end = M_6。 839。d105,839。d106: count_end = M_6。 839。d107,839。d108： count_end = M_6。 839。d109,839。d110: count_end = M_6。 839。d111,839。d112: count_end = H_1。 839。d113,839。d114： count_end = M_5。 839。d115,839。d116: count_end = M_5。 839。d117,839。d118,839。d119: count_end = M_3。 839。d120,839。d121: count_end = M_1。 839。d122,839。d123： count_end = M_2。 839。d124,839。d125: count_end = M_2。 839。d126: count_end = M_1。 839。d127,839。d128: count_end = M_2。 839。d129,839。d130: count_end = M_3。 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 21 839。d131,839。d132: count_end = M_1。 839。d133,839。d134: count_end = M_1。 839。d135,839。d136,839。d137: count_end = L_6。 839。d138,839。d139: count_end = M_5。 839。d140,839。d141: count_end = M_1。 839。d142,839。d143: count_end = M_1。 839。d144,839。d145: count_end = M_1。 839。d146,839。d147: count_end = M_1。 default:count_end = 1739。h0。 endcase end else stop=1。 end assign t=count_end。 endmodule 核心模塊 modelsim 仿真結(jié)果 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 22 總結(jié)核心模塊 核心模塊的輸入有系統(tǒng)時(shí)鐘、異步復(fù)位信號(hào)、按鍵信號(hào)；輸出有音頻計(jì)數(shù) 和結(jié)束信號(hào)。音階是持續(xù)時(shí)間定為 120ms，不同的音階是有不同頻率的方波組成，系統(tǒng)時(shí)鐘計(jì)數(shù)個(gè)數(shù)不同，便可以產(chǎn)生不同頻率的方波了，也就是把音階與計(jì)數(shù)值（ t）一一對(duì)應(yīng)起來(lái)了，核心模塊把計(jì)數(shù)值（代表的是音階）傳遞給各個(gè)子模塊。 流水燈模塊 分析流水燈模塊代碼 module led(clk,rst,count,led)。 input clk,rst。 input [16:0]count。 output [7:0] led。 reg [7:0] led1。 parameter L_3 = 1739。d75850, L_5 = 1739。d61224, //低音 5 L_6 = 1739。d54545, //低音 6 L_7 = 1739。d50618, //低音 7 M_1 = 1739。d45863, //中音 1 M_2 = 1739。d40865, //中音 2 M_3 = 1739。d36402, //中音 3 M_5 = 1739。d30612, //中音 5 M_6 = 1739。d27273, //中 音 6 H_1 = 1739。d22956。 //高音 1 reg [2:0] NUM。 always@(posedge clk or negedge rst) 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 23 begin if(!rst) NUM=0。 else case(count) M_1 : NUM=339。d1。 H_1 : NUM=339。d1。 M_2 : NUM=339。d2。 M_3 : NUM=339。d3。 L_3 : NUM=339。d3。 L_5 : NUM=339。d5。 M_5 : NUM=339。d5。 M_6 : NUM=339。d6。 L_6 : NUM=339。d6。 L_7 : 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 24 NUM=339。d7。 default : NUM=339。d0。 endcase end always@(posedge clk or negedge rst) begin if(!rst) led1=839。b0000_0000。 else case(NUM) 0 : led1=839。b0000_0000。 1 : led1=839。b0000_0001。 2 : led1=839。b0000_0011。 3 : led1=839。b0000_0111。 4 : led1=839。b0000_1111。 5 : led1=839。b0001_1111。 6 : led1=839。b0011_1111。 7 : led1=839。b0111_1111。 endcase end assign led=led1。 endmodule 流水燈模塊 modelsim 仿真結(jié)果 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 25 總結(jié)流水燈模塊 輸入有系統(tǒng)時(shí)鐘、異步復(fù)位信號(hào)和頂層模塊傳遞過(guò)來(lái)的計(jì)數(shù)值，輸出就板子外接流水燈的端口。流水燈模塊通過(guò)第一個(gè) case 語(yǔ)句解析核心模塊傳遞過(guò)來(lái)的計(jì)數(shù)值（本身代表音階），并把正在播放音樂(lè)的音階存在 NUM 寄存器中，然后通過(guò)第二個(gè) case 語(yǔ)句點(diǎn)亮相應(yīng)的流水燈。 數(shù)碼管模塊 分析流水燈模塊代碼 module segment(clk,rst,count,dat1,sec1)。 input clk,rst。 input [16:0] count。 output[7:0] dat1,sec1。 reg [7:0] dat,sec。 reg [3:0] num。 reg [3:0] ge,shi,bai,qian。 reg [10:0] frequency。 reg [11:0] t。 reg [2:0] loop。 基于 FPGA 的音樂(lè)流水燈設(shè)計(jì) 26 parameter L_3 = 1739。d75850, //低音 3 L_5 = 1739。d61224, //低音 5 L_6 = 1739。d54545, //低音 6 L_7 = 1739。d50618, //低音 7 M