帶cache的內(nèi)核簡(jiǎn)要介紹-資料下載頁(yè)
2025-07-18 23:46本頁(yè)面
【正文】 部存儲(chǔ)器上時(shí)，允許提供高性能的讀寫操作 ? 快速存儲(chǔ)器 , 緊靠微處理器 ? 提供高速性能，而不訪問系統(tǒng)總線 ? 與等量的 cache 相比，在芯片尺寸上付出的代價(jià)較小 ? 在存儲(chǔ)器映射中的位置是固定的 ? 代碼和數(shù)據(jù)執(zhí)行前將被復(fù)制到此 ? 實(shí)時(shí)性能能夠被準(zhǔn)確預(yù)測(cè) 46 TM 46 帶 Cache處理器初步（ 91v07 ） ARM966ES 存儲(chǔ)器映射 0x00000000 TCM混疊 64MB Instruction Memory 64MB Data Memory 0x04000000 0x08000000 128MB AHB Buffered 256MB AHB Unbuffered 0x10000000 0xFFFFFFFF 256MB AHB Unbuffered Instruction Memory 64KB Instruction Alias 1 64KB Data Alias 2047 32KB Instruction Alias 1023 64KB Data Memory 32KB Data Alias 1 32KB 0x00000000 0x00010000 0x04000000 0x04008000 0x07FFFFFF 0x03FF0000 0x07FF8000 物理存儲(chǔ)區(qū)圖 47 TM 47 帶 Cache處理器初步（ 91v07 ） ARM946ES存儲(chǔ)器映射 TCM存儲(chǔ)器映射 內(nèi)核 TCM 存儲(chǔ)器 ? 指令 TCM的基地址總是 0x0 ? 數(shù)據(jù) TCM的基地址是其大小的整數(shù)倍 ? TCM的大小可以指定 ? 如果大于其實(shí)際大小 , 將發(fā)生 TCM 混淆現(xiàn)象 ? 如果小于其實(shí)際大小 , 某些存儲(chǔ)空間將不會(huì)出現(xiàn) ? 隨后可以放置在更好的地址 ? 使能后， TCM 不可以重疊 1/2 Size 1/2 Size 01024 KB TCM 01024 KB TCM 01024 KB TCM (Alias 1) 01024 KB TCM 01024 KB TCM (Alias 1) 01024 KB 01024 KB TCM 48 TM 48 帶 Cache處理器初步（ 91v07 ） 議程 Cache、 同步 和寫緩沖介紹 存儲(chǔ)器保護(hù)單元 存儲(chǔ)器管理單元 緊耦合內(nèi)存 ? ARM 的帶 Cache 處理器 49 TM 49 帶 Cache處理器初步（ 91v07 ） 命名約定 ? ARMx1z (. ARM710T) 表示 cache 和全 MMU ? ARMx2z (. ARM720T) cache, MMU 及 進(jìn)程 ID 支持 ? ARMx4z (. ARM740T) cache 和保護(hù)單元 ? ARMx6z (. ARM966ES) 寫緩沖但無(wú) cache ? ARMxy6 (. ARM946ES) 緊耦合 SRAM 50 TM 50 帶 Cache處理器初步（ 91v07 ） ARM的帶 Cache處理器 ? ARM10 系列 ARM1020E ? ARM9ES系列 ARM926EJS, ARM946ES, ARM966ES ? ARM9TDMI系列 ARM920T, ARM922T, ARM940T ? ARM7TDMI系列 ARM710T, ARM720T, ARM740T ? StrongARM 和 XScale系列 ? 更早的 ARM 處理器 ARM710a, ARM610 等 . 51 TM 51 帶 Cache處理器初步（ 91v07 ） TM ARM Cached 內(nèi)核一覽 720T 740T 920T 940T SA110 926E 946E 966E 1020E XScale Architecture Von Neuman Von Neuman Harvard Harvard Harvard Harvard Harvard Harvard Harvard Harvard Cache 8K Unified 4 words/line 8K Unified 4 words/line 16K Instr 16K Data 8 Words/Line 4K Instr 4K Data 4 Words/Line 16K Instr 16K Data 4 Words/Line 4128K Instr 4128K Data 8 Words/Line 01024K Instr 01024K Data 8 Words/Line None 16K Instr 16K Data 8 Words/Line 32K Instr 32K Data 8 Words/Line Set Associativity 4 way 4 way 64 way 64 way 32 way 4 way 4 way NA 64 way 32 way Tightly Coupled SSRAM No No No No No Yes 01024K Instr 01024K Data Yes 01024K Instr 01024K Data Yes 064M Instr 064M Data No No Replacement Random Random Random/ Round Robin Random Round Robin Random/ Round Robin Random/ Round Robin NA Random/ Round Robin Random/ Round Robin Write Strategy Write Through Write Through Write Through Write Back Write Through Write Back Write Back Write Through Write Back Write Through Write Back NA Write Through Write Back Write Through Write Back Write Buffer 8 Words 4 Addresses 8 Words 4 Addresses 16 Words 4 Addresses 8 Words 4 Addresses 8 Words 4 Addresses 16 Words 4 Addresses 16 Words Data or Addr 12 Words Data or Addr 16 Words 8 Addresses 8 x 16 Bytes Coalescing MMU/MPU MMU MPU MMU MPU MMU MMU MPU None MMU MMU Extra Attributes Hi Vectors Yes No Yes Yes Yes Yes Yes Yes Yes Yes Streaming Yes Yes Yes Yes Yes Yes Yes NA Yes Yes Standby Mode No No Yes Yes Yes Yes Yes Yes Yes Yes 52 TM 52 帶 Cache處理器初步（ 91v07 ） Further Information ? ADS 提供了帶 Cache內(nèi)核初始化的例子 ? ADS 頁(yè)表生成應(yīng)用 MMUGen ? 內(nèi)核技術(shù)參考手冊(cè) ? ARM 體系結(jié)構(gòu)參考手冊(cè)
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1