【正文】 Load 延遲為 2個(gè)cycles – Load和與其相關(guān)的指令間必須有 2條指令或兩個(gè) bubbles – 原因： load的結(jié)果在 DS結(jié)束時(shí)可用 ? 分支延遲 3個(gè) cycles – 分支與目標(biāo)指令間需要 3條指令或 3個(gè) bubbles – 原因：目標(biāo)地址在 EX段后才能知道 ? R4000的流水線中，到 ALU輸入端有四個(gè)定向源 – EX/DF, DF/DS, DS/ TC, TC/WB 中國(guó)科學(xué)技術(shù)大學(xué) 圖示 IF IS IF RF IS IF EX RF IS IF DF EX RF IS IF DS DF EX RF IS IF TC DS DF EX RF IS IF WB TC DS DF EX RF IS IF TWO Cycle Load Latency IF IS IF RF IS IF EX RF IS IF DF EX RF IS IF DS DF EX RF IS IF TC DS DF EX RF IS IF WB TC DS DF EX RF IS IF THREE Cycle Branch Latency (conditions evaluated during EX phase) Delay slot plus two stalls Branch likely cancels delay slot if not taken 03/10review ? 影響流水線性能 – 結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān) – 控制相關(guān)、異常 ? 異常處理 – 種類與分類 – 精確與非精確中斷 ? 支持浮點(diǎn)數(shù)操作的 MIPS流水線 – Latency amp。 Repeat Interval – 問題：結(jié)構(gòu)相關(guān)（增多）；數(shù)據(jù)相關(guān)、控制相關(guān)引起的 stall增多；有新的沖突源產(chǎn)生；定向路徑增多； 異常處理復(fù)雜 – MIPS R4000 8級(jí)流水線 187。 存儲(chǔ)器操作分階段 – load延遲為 2個(gè) cycles 187。 Branch操作在 EX段確定分支方向 3個(gè) cycles的延遲 187。 多個(gè)定向源 ： EX/DF， DF/DS， DS/TC， TC/WB – MIPS R4000的浮點(diǎn)數(shù)操作 中國(guó)科學(xué)技術(shù)大學(xué) ALU輸入端的定向源 中國(guó)科學(xué)技術(shù)大學(xué) 中國(guó)科學(xué)技術(shù)大學(xué) MIPS R4000 浮點(diǎn)數(shù)操作 ? 3個(gè)功能部件組成： FP Adder, FP Multiplier, FP Divider ? 在乘 /除操作的最后一步要 使用 FP Adder ? FP操作需要 2（ negate） 112個(gè)（ square root） cycles ? 8 種類型的 FP units: Stage Functional unit Description A FP adder Mantissa ADD stage D FP divider Divide pipeline stage E FP multiplier Exception test stage M FP multiplier First stage of multiplier N FP multiplier Second stage of multiplier R FP adder Rounding stage S FP adder Operand shift stage U Unpack FP numbers 中國(guó)科學(xué)技術(shù)大學(xué) 雙精度浮點(diǎn)數(shù)操作延遲及初始化間隔 中國(guó)科學(xué)技術(shù)大學(xué) 浮點(diǎn)指令 延 遲 初始化 間隔 使用的流水段 加、減 4 3 U,S+A,A+R,R+S 乘 8 4 U,E+M,M,M,M,N,N+A,R 除 36 35 U,A,R,D28,D+A,D+R,D+A,D+R,A,R 求平方根 112 111 U,E,(A+R) 108,A,R 取反 2 1 U,S 求絕對(duì)值 2 1 U,S 浮點(diǎn)比較 3 2 U,A,R 中國(guó)科學(xué)技術(shù)大學(xué) MIPS FP 流水段 FP Instr 1 2 3 4 5 6 7 8 … Add, Subtract U S+A A+R R+S Multiply U E+M M M M N N+A R Divide U A R D28 … D+A， D+R, D+R, D+A, D+R, A, R Square root U E (A+R)108 … AR Negate U S Absolute value U S FP pare U A R Stages: M First stage of multiplier N Second stage of multiplier R Rounding stage S Operand shift stage U Unpack FP numbers A Mantissa ADD stage D Divide pipeline stage E Exception test stage 中國(guó)科學(xué)技術(shù)大學(xué) 注： Multiply Issue U M M U E+M M 中國(guó)科學(xué)技術(shù)大學(xué) 注： Multiply 的 第 2 拍的 M 〉 E+M 中國(guó)科學(xué)技術(shù)大學(xué) 中國(guó)科學(xué)技術(shù)大學(xué) 中國(guó)科學(xué)技術(shù)大學(xué) R4000性能（ 1） 中國(guó)科學(xué)技術(shù)大學(xué) R4000 性能（ 2） 中國(guó)科學(xué)技術(shù)大學(xué) 基本流水線小結(jié) ? 流水線提高的是指令帶寬（吞吐率），而不是單條指令的執(zhí)行速度 ? 相關(guān)限制了流水線性能的發(fā)揮 – 結(jié)構(gòu)相關(guān)：需要更多的硬件資源 – 數(shù)據(jù)相關(guān)：需要定向，編譯器調(diào)度 – 控制相關(guān)：盡早檢測(cè)條件，計(jì)算目標(biāo)地址，延遲轉(zhuǎn)移，預(yù)測(cè) ? 增加流水線的級(jí)數(shù)會(huì)增加相關(guān)產(chǎn)生的可能性 ? 異常，浮點(diǎn)運(yùn)算使得流水線控制更加復(fù)雜 ? 編譯器可降低數(shù)據(jù)相關(guān)和控制相關(guān)的開銷 – Load 延遲槽 – Branch 延遲槽 – Branch預(yù)測(cè) Acknowledgements ? These slides contain material developed and copyright by: – John Kubiatowicz (UCB) – Krste Asanovic (UCB) – David Patterson (UCB) – Chenxi Zhang (Tongji) ? UCB material derived from course CS15CS25 CS61C ? KFUPM material derived from course COE50COE502 116 中國(guó)科學(xué)技術(shù)大學(xué) 中國(guó)科學(xué)技術(shù)大學(xué) Review ? 流水線技術(shù)并不能提高單個(gè)任務(wù)的執(zhí)行效率，它可以提高整個(gè)系統(tǒng)的吞吐率 – 多個(gè)任務(wù)同時(shí)執(zhí)行，但使用不同的資源 ? 流水線性能分析：吞吐率、加速比、效率 – 流水線中的瓶頸 ——最慢的那一段 – 其潛在的加速比＝流水線的級(jí)數(shù) – 流水段所需時(shí)間不均衡將降低加速比 – 流水線存在裝入時(shí)間和排空時(shí)間，使得加速比降低 ? 由于存在相關(guān)問題，會(huì)導(dǎo)致流水線停頓 – 結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān) 中國(guó)科學(xué)技術(shù)大學(xué) Quiz 流水線的成本（ cost）可以用 c+k*h估算，其中 c為所有功能段本身的總成本， h為段間鎖存器成本， k為段數(shù)。流水線的性價(jià)比可以定義為 PCR = Throughput/(c+k*h), 其中 Throughput = 1/t, t為 t_{latch}+T/k, t_{latch}為鎖存器的延遲時(shí)間， T為在非流水線的機(jī)器上采用順序執(zhí)行方式完成一個(gè)任務(wù)所花費(fèi)的總時(shí)間。 試推導(dǎo)出使得 PCR最大化的最優(yōu)段數(shù) k_opt的表達(dá)式。 中國(guó)科學(xué)技術(shù)大學(xué) Review lecture ? 流水線技術(shù)要點(diǎn) – 多個(gè)任務(wù)重疊（并發(fā) /并行）執(zhí)行，但使用不同的資源 – 流水線技術(shù)提高整個(gè)系統(tǒng)的吞吐率，不能縮短單個(gè)任務(wù)的執(zhí)行時(shí)間 – 其潛在的加速比＝流水線的級(jí)數(shù) – 影響流水線性能的因素 187。 流水線中的瓶頸 ——最慢的那一段 187。 流水段所需時(shí)間不均衡將降低加速比 187。 流水線存在裝入時(shí)間和排空時(shí)間，使得加速比降低 187。 由于存在相關(guān)問題，會(huì)導(dǎo)致流水線停頓 ? 流水線正常工作的基本條件 – 增加寄存器文件保存當(dāng)前段傳送到下一段的數(shù)據(jù)和控制信息 – 存儲(chǔ)器帶寬是非流水的 n倍 中國(guó)科學(xué)技術(shù)大學(xué) 在新的 Datapath下各段的操作 ? IF – IF/ ←Mem[PC]。 – IF/,PC ←(if ((EX/ == branch) amp。 EX/) {EX/} else {PC+4})。 ? ID – ID/ ←Regs[IF/[rs]]。 ID/ ← Regs[IF/[rt]]。 – ID/←IF/。 ID/ ← IF/。 – ID/EX/Imm ← sign extend(IF/[immediate field])。 ? EX – ALU instruction 187。 EX/ ← ID/ 。 187。 EX/ ← ID/ func ID/。 or 187。 EX/ ← ID/ op ID/。 中國(guó)科學(xué)技術(shù)大學(xué) – Load or store instruction 187。 EX/ ← ID/ 187。 EX/ ← ID/ + ID/ 187。 EX/ ← ID/ – Branch instruction 187。 EX/ ← ID/ + ( ID/ 2) 187。 EX/ ← (ID/ == 0) ； ? MEM – ALU Instruction 187。 MEM/ ←EX/ 187。 MEM/ ←EX/。 – Load or store instruction 187。 MEM/ ←EX/ 。 187。 MEM/ ← Mem[EX/]。 or Mem[EX/] ← EX/。 （ store） 中國(guó)科學(xué)技術(shù)大學(xué) ? WB – ALU instruction 187。 Regs[MEM/[rd]] ← MEM/。 or 187。 Regs[MEM/[rt]] ← MEM/。 – For load only 187。 Regs[MEM/[rt]] ← MEM/ 中國(guó)科學(xué)技術(shù)大學(xué) 簡(jiǎn)化的 Pipelining I n s t r. O r d e r Time (clock cycles) Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Reg ALU DMem Ifetch Reg Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 6 Cycle 7 Cycle 5