【正文】 ?0? after 20 ns。 end block myblock 程序執(zhí)行 10 ns后 clr 為 1，又過 10 ns后 0賦給了 clr，此時clr 以前的值 1并沒有清掉，clr將出現(xiàn)不穩(wěn)定狀態(tài) 程序執(zhí)行 10 ns后 clr 為 1，又過 20 ns后 clr的值變?yōu)?0， 并行處理語句 concurrent statement ? 條件信號帶入語句格式 目的信號量 = 表達式 1 when 條件 1 else 表達式 2 when 條件 2 else 表達式 3 when 條件 3 ….. else 表達式 4 注意： 最后的 Else 項是必須的 。 滿足 完全性和唯一性 并行處理語句 concurrent statement ? 條件信號帶入語句例子 Block begin sel=b amp。 a。 q=ain when sel=“00” else bin when sel=“01” else cin when sel=“10” else din when sel=?11” else xx。 end block 并行處理語句 concurrent statement ? 選擇信號帶入語句格式 with 表達式 select 目的信號量 = 表達式 1 when 條件 1， 表達式 2 when 條件 2， ….. 表達式 n when 條件 n； 并行處理語句 concurrent statement ? 選擇信號帶入語句例子 Block begin with sel select q=ain when sel=“00”， bin when sel=“01”， cin when sel=“10”， din when sel=?11” xx。 when others； end block 順序執(zhí)行語句和并行處理語句 ? 順序執(zhí)行語句和并行處理語句總結 順序執(zhí)行語句 wait、 assert、 if else 、 case、forloop、 while語句只能用在 process、 function 和 procedure 中； 并行處理語句（條件信號帶入和選擇信號帶入）只能用在 architecture、 block中； 其它語句 ? Generic語句 enttity and2 is generic(rise:time:=10 ns)。 port(a,b: in nit 。 c:out bit)。 end and2。 architecture behav of and2 is begin c=(a xor b) after (rise)。 end behav enttity testand2 is port(ain,bin: in nit 。 cout:out bit)。 end testand2。 architecture behav of testand2 is ponent and2 generic(rise:time)。 port(a,b: in nit 。 c:out bit)。 end ponent。 begin c=(a xor b) after (rise)。 u0:and2 generic map(20 ns) port map(ain,bin,cout)。 end behav 一些例子 Signal A,B,C, Y,Z,M,N : integer。 Signal M,N : integer。 begin process (A,B,C) begin M=A。 N=B。 Z=M+N。 M=C。 Y=M+N。 end process 問題： Z和 Y的最終取值是什么？ ? 信號值的更新在進程掛起時， (M+N) 一些例子 ? 變量值的更新立即發(fā)生 一些例子 ? Z 和 Y最終取什么值； （ C+B）； M的變化將重新激發(fā)進程運行； 結束語 ? 祝賀您完成了 VHDL基本內(nèi)容的學習，希望您在實踐過程中能學到更多！ ? 下一講 : 狀態(tài)機的設計 第四講、狀態(tài)機的設計 概念 ? 一類十分重要的時序電路 ? 許多數(shù)字電路的核心部件 狀態(tài)機概述 ?狀態(tài)機的結構： A、組合邏輯部分（狀態(tài)譯碼器和輸出譯碼器） B、寄存器部分 ?各部分的功能 狀態(tài)譯碼器 確定狀態(tài)機的下一個狀態(tài) 輸出譯碼器 確定狀態(tài)機輸出 狀態(tài)寄存器 存儲狀態(tài)機的內(nèi)部狀態(tài) 狀態(tài)機的結構 狀態(tài)譯 碼器 狀態(tài)寄存器 (當前狀態(tài) ) 輸出譯碼器 輸入 信號輸出 狀態(tài)輸出 狀態(tài)機的基本操作 狀態(tài)的轉換 下一個狀態(tài)由譯碼器根據(jù)當前狀態(tài)和輸入條件決定。 輸出信號的產(chǎn)生 輸出信號由譯碼器根據(jù)當前狀態(tài)和輸入條件決定 狀態(tài)機的時序 ? 同步時序狀態(tài)機 由時鐘信號觸發(fā)狀態(tài)的轉換和信號的輸出 ? 異步時序狀態(tài)機 狀態(tài)的轉移和輸出不與時鐘信號同步 注意： 可綜合的狀態(tài)機設計要求使用同步狀態(tài)機 狀態(tài)機的設計 ? 在產(chǎn)生輸出的過程中，由是否使用輸入信號可以決定狀態(tài)機的類型 ? 兩種類型 米里（ mealy）狀態(tài)機 使用輸入信號 莫爾（ moore）狀態(tài)機 不使用輸入信號 狀態(tài)機的類型 狀態(tài)一 狀態(tài)二 狀態(tài)一 狀態(tài)二 ain=?1? 莫爾 moore狀態(tài)機 米里 mealy狀態(tài)機 用狀態(tài)圖表示如下： 狀態(tài)機的表達方式 狀態(tài)圖 狀態(tài)表 流程圖 三種表達方法是等價的，可以相互轉換 狀態(tài)機的設計 ? 3進制計數(shù)器 S3 11 S1 01 S2 10 狀態(tài)機的設計 ? 序列檢測器 (1110010) S1 S2 S8 S3 S4 S7 S6 S5 1 1 1 0 0 1 0/1 0 0 1 1 0 1 0 1 VHDL上機指導 ? 編譯和仿真工具 ORCAD或 ACTIVEVHDL ? 本次培訓采用 ACTIVEVHDL ? ACTIVEVHDL自帶教程 目錄 : ..\Active VHDL\book