微處理器的低功耗芯片設(shè)計技術(shù)-資料下載頁
2025-07-13 23:13本頁面
【正文】 0。 作為現(xiàn)代微處理器中的重要部件，Cache的功耗約占整個芯片功耗的30％～60％，因此設(shè)計高性能、低功耗的Cach結(jié)構(gòu)，對降低微處理器的功耗有明顯作用。Cache低功耗設(shè)計的關(guān)鍵在于降低失效率，減少不必要的操作。通常用來降低Cache功耗的方法有以下兩種：一種是從存儲器的結(jié)構(gòu)出發(fā)，設(shè)計低功耗的存儲器，例如采用基于CAM的Cache結(jié)構(gòu)；另一種是通過減少對Cache的訪問次數(shù)來降低功耗。 以上主要是從硬件的角度來實現(xiàn)功耗的降低。除了硬件方法，通過軟件方面的優(yōu)化，也能顯著地降低功耗。例如：在Crusoe處理器中，采用高效的超長指令(VLIW)、代碼融合(Code Morphing)技術(shù)、LongRun電源管理技術(shù)和RunCooler工作溫度自動調(diào)節(jié)等創(chuàng)新技術(shù)，獲得了良好的低功耗效果。3 微處理器的低功耗設(shè)計研究展望 功耗是微處理器設(shè)計長期面臨的問題，分析當(dāng)前的研究狀況，未來的低功耗微處理器設(shè)計研究有如下發(fā)展趨勢： 首先，系統(tǒng)級的低功耗設(shè)計研究。抽象層次越高，采用低功耗技術(shù)功耗可降低的比例越大。 其次，面向功耗的軟硬件協(xié)同設(shè)計。而向功耗的軟硬件協(xié)同設(shè)計可以獲得功耗優(yōu)化的系統(tǒng)架構(gòu)，再配合有效的功耗管理，可以大大降低最終的功耗。 再次，異步電路的研究。同步電路的時鐘功耗在整個系統(tǒng)的功耗中占了相當(dāng)大的比例。異步邏輯無需全局時鐘，而是采用握手信號協(xié)調(diào)模塊問的工作，減少了時鐘驅(qū)動和同步電路中很多不必要的翻轉(zhuǎn)，從而有效地降低了功耗。然而，異步電路實現(xiàn)困難，且缺乏EDA軟件的支持，因而還有待于進(jìn)一步的研究。4 結(jié)論 本文介紹了低功耗微處理器的研究現(xiàn)狀，討論了幾種常用的微處理器低功耗設(shè)計技術(shù)，展望了低功耗微處理器設(shè)計研究的發(fā)展趨勢。隨著對高性能和移動計算需求的進(jìn)一步增長，微處理器的低功耗設(shè)計研究已經(jīng)成為處理器設(shè)計的一個重要研究方向。開展微處理器的低功耗研究，對我國集成電路產(chǎn)業(yè)的發(fā)展具有重要意義。6 / 6
法律信息相關(guān)推薦
鄂ICP備17016276號-1