hdb3編碼器的設(shè)計(jì)-資料下載頁(yè)
2025-06-29 17:58本頁(yè)面
【正文】 000V，判斷出現(xiàn) 1 的奇偶性 if(count==0) code_out=39。b10。 //1 的個(gè)數(shù)為偶數(shù)，輸出 B，否則輸出不變 else begin count=0。 code_out=s3。 end end end else code_out=39。b00。 end endmodule//單雙極性變換模塊：01=+1 11=1 00=0module polarity(clk,code_in,code_out)。input clk。input [1:0] code_in。 //輸入為 B 模塊的輸出output [3:0] code_out。 //輸出為 4 位，高兩位表示極性15reg [3:0] code_out。reg flag。 //判斷是否需要極性轉(zhuǎn)換always@(posedge clk)begin if(code_in==39。b00) //輸入為 0 碼時(shí)，則輸出信號(hào)為 0000 code_out={239。b00,code_in}。 else if(code_in==39。b11) //輸入為 V 時(shí)，flag 不變，即極性不變 begin if(flag==1) code_out={239。b11,code_in}。 else code_out={239。b01,code_in}。 end else if(code_in==39。b01||code_in==39。b10) //輸入為 1 或 B 碼時(shí)，flag3 取反，即極性改變 begin if(flag==1) begin code_out={239。b01,code_in}。 flag=0。 end else begin code_out={239。b11,code_in}。 flag=1。 end end else code_out=39。b0000。 end endmodule //偽隨機(jī)序列發(fā)生模塊module random (clk, code_r_out)。 input clk。 output code_r_out。 reg code_r_out。 reg[5:0] m。 initial begin m = 639。b100000。 end always @(posedge clk)16 begin m[4:0] = m[5:1] 。 m[5] = m[1] ^ m[0] 。 code_r_out = m[0] 。 end endmodule//主模塊module top(clk,code_out)。input clk。reg clk128。reg[7:0] temp。always @(posedge clk)begintemp = temp + 1。clk128 = temp[7]。endoutput [3:0] code_out。wire code_r_out。wire [1:0] code_v_out,code_B_out。random r(.clk(clk128),.code_r_out(code_r_out))。insert_v v(.clk(clk128),.code_in(code_r_out),.code_out(code_v_out))。insert_B B(.clk(clk128),.code_in(code_v_out),.code_out(code_B_out))。polarity p(.clk(clk128),.code_in(code_B_out),.code_out(code_out))。endmodule
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1