【正文】 體制CPU 的工作，但允許RAM，定時(shí)/計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM 中的內(nèi)容，但振蕩器體制工作并禁止其他所有不見工作直到下一個(gè)硬件復(fù)位。 圖121 AT89C51 方框圖Vcc：電源電壓GND：地P0 口：P0 口是一組8 位漏極開路型雙向I/O 口，也即地址/數(shù)據(jù)總線復(fù)用。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動8 個(gè)TTL 邏輯門電路，對端口寫“1”可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。在Flash 編程時(shí)，P0 口接受指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。P1 口：P1 是一個(gè)帶內(nèi)部上拉電阻的8 位雙向I/O 口，P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作為輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號拉低時(shí)會輸出一個(gè)電流（IIL）。Flash 編程和程序校驗(yàn)期間，P1 接受低8 位地址。P2 口：P2 是一個(gè)帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作為輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號拉低時(shí)會輸出一個(gè)電流（IIL）。在訪問外部程序存儲器或16 位四肢的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX @DPTR指令）時(shí)，P2 口送出高8 位地址數(shù)據(jù)，在訪問8 位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX @ RI 指令）時(shí)，P2 口線上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中R2 寄存器的內(nèi)容），在整個(gè)訪問期間不改變。Flash 編程和程序校驗(yàn)時(shí)，P2 也接收高位地址和其他控制信號。P3 口：P3 是一個(gè)帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P3 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作為輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號拉低時(shí)會輸出一個(gè)電流（IIL）。P3 口還接收一些用于Flash 閃速存儲器編程和程序校驗(yàn)的控制信號。RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST 引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。ALE/PROG：當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字節(jié)。即使不訪問外部存儲器，ALE 仍以時(shí)鐘振蕩頻率的1/6 輸出固定的正脈沖信號，因此它可對外輸出時(shí)鐘或用于定時(shí)目的。要注意的是，每當(dāng)訪問外部數(shù)據(jù)存儲器時(shí)將跳過一個(gè)ALE 脈沖。對Flash 存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH 單元D0 位置位，可禁止ALE 操作。該位置位后，只有一條MOVX 和MOVC 指令A(yù)LE 才會被激活。此外，該引腳會被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE 無效。PSEN：程序存儲允許輸出是外部程序存儲器的讀選通型號，當(dāng)89C51 由外部存儲器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次PSEN 有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，這兩次有效的PSEN 信號不出現(xiàn)。EA/VPP：外部訪問允許。欲使CPU 僅訪問外部程序存儲器（地址為0000H—FFFFH），EA 端必須保持低電平（接地）。需注意的是：如果加密位LB1 被編程，復(fù)位時(shí)內(nèi)部會鎖存EA 端狀態(tài)。如EA 端為高電平（接Vcc 端），CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。Flash 存儲器編程時(shí)，該引腳加上+12v 的編程允許電源Vpp，當(dāng)然這必須是該器件使用12v 編程電壓Vpp。XTAL1：振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。XTAL2：振蕩器反相放大器的輸出端。89C51 中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1 和XTAL2分別是該放大器的輸入端和輸出端。這個(gè)放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路參見圖5。外接石英晶體或陶瓷諧振器及電容CC2 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對電容CC2 雖沒有十分嚴(yán)格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程度及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用30Pf177。10 Pf，而如使用陶瓷諧振器建議選擇40Pf177。10Pf。用戶也可以采用外部時(shí)鐘。這種情況下，外部時(shí)鐘脈沖接到XTAL1 端，即內(nèi)部時(shí)鐘發(fā)生器的輸入端XTAL2 則懸空。掉電模式：在掉電模式下，振蕩器停止工作，進(jìn)入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi)RAM 和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。推出掉電模式的唯一方法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變RAM 中的內(nèi)容，在Vcc 恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且必須保持一定時(shí)間以使振蕩器重啟動并穩(wěn)定工作。89C51 的程序存儲器陣列是采用字節(jié)寫入方式編程的，每次寫入一個(gè)字符，要對整個(gè)芯片的EPROM 程序存儲器寫入一個(gè)非空字節(jié)，必須使用片擦除的方法將整個(gè)存儲器的內(nèi)容清楚。2 編程方法編程前，設(shè)置好地址、數(shù)據(jù)及控制信號，編程單元的地址加在P1 口和P2 —（11 位地址范圍為0000H——0FFFH），數(shù)據(jù)從P0口輸入，、 、 的電平設(shè)置見表6，PSEB 為低電平，RST保持高電平，EA/Vpp 引腳是編程電源的輸入端，按要求加上編程電壓，ALE/PROG引腳輸入編程脈沖（負(fù)脈沖）。編程時(shí)，可采用4—20MHz 的時(shí)鐘振蕩器，89C51 編程方法如下：在地址線上加上要編程單元的地址信號在數(shù)據(jù)線上加上要寫入的數(shù)據(jù)字節(jié)。激活相應(yīng)的控制信號。在高電壓編程方式時(shí)，將EA/Vpp 端加上+12v 編程電壓。每對Flash 存儲陣列寫入一個(gè)字節(jié)或每寫入一個(gè)程序加密位，加上一個(gè)ALE/PROG 編程脈沖。改變編程單元的地址和寫入的數(shù)據(jù)，重復(fù)1—5 步驟，知道全部文件編程結(jié)束。每個(gè)字節(jié)寫入周期是自身定時(shí)的。數(shù)據(jù)查詢89C51 單片機(jī)用數(shù)據(jù)查詢方式來檢測一個(gè)寫周期是否結(jié)束，在一個(gè)寫周期中，如需要讀取最后寫入的那個(gè)字節(jié)，則讀出的數(shù)據(jù)的最高位（）是原來寫入字節(jié)的最高位的反碼。寫周期開始后，可在任意時(shí)刻進(jìn)行數(shù)據(jù)查詢。:字節(jié)編程的進(jìn)度可通過Ready/Busy 輸出信號檢測，編程期間，ALE 變?yōu)楦唠娖健癏”（Ready/Busy）端被拉低，表示正在編程狀態(tài)（忙狀態(tài)）。編程完成后， 變?yōu)楦唠娖奖硎緶?zhǔn)備就緒狀態(tài)。程序校驗(yàn)：如果加密位LB、LB2 沒有進(jìn)行編程，則代碼數(shù)據(jù)可通過地址和數(shù)據(jù)線讀回原編寫的數(shù)據(jù)，采用下圖的電路，程序存儲器的地址由P1 口和P2 — 輸入，數(shù)據(jù)由P0 口讀出，P20 、 的控制信號見表6，PSEN 保持低電平，ALE、EA 和RST 保持高電平。校驗(yàn)時(shí)，P0 口必須接上10k 左右的上拉電阻。圖211 編程電路 圖222 校驗(yàn)電路:利用控制信號的正確組合(表6)并保持ALE/PROG 引腳10ms 的低電平脈沖寬度即可將EPROM 陣列(4k 字節(jié))和三個(gè)加密位整片擦除,代碼陣列在片擦除操作中將任何非空單元寫入”1”,這步驟需在編程之前進(jìn)行。:89C51 單片機(jī)內(nèi)有3 個(gè)簽名字節(jié),地址為030H、031H 和032H。于聲明該器件的廠商、號和編程電壓。讀簽名字節(jié)的過程和單元030H、031H 和032H的正常校驗(yàn)相仿， 保持低電平，返回值意義如下：(030H) = 1EH 聲明產(chǎn)品由ATMEL 公司制造。(031H) = 51H 聲明為89C51 單片機(jī)。(032H) = FFH 聲明為12V 編程電壓。(032H) = 05H 聲明為5 編程電壓。 編程接口：采用控制信號的正確組合可對Flash 閃速存儲陣列中的每一代碼字節(jié)進(jìn)行寫入和存儲器的整片擦除，寫操作周期是自身定時(shí)的，初始化后它將自動定時(shí)到操作完成。微機(jī)接口實(shí)現(xiàn)兩種信息形式的交換。在計(jì)算機(jī)之外，由電子系統(tǒng)所處理的信息以一種物理信號形式存在，但在程序中，它是用數(shù)字表示的。任一接口的功能都可分為以某種形式進(jìn)行數(shù)據(jù)庫變換的一些操作，所以外部和內(nèi)部形式的轉(zhuǎn)換是由許多步驟完成的。模擬數(shù)字轉(zhuǎn)換器（ADC）用來將連續(xù)變化信號變成相應(yīng)的數(shù)字量，這數(shù)字量可是可能性的二進(jìn)制數(shù)值中的一固定值。如果傳感器輸出不是連續(xù)變化的，就不需模擬數(shù)字轉(zhuǎn)換。這種情況下，信號調(diào)理單元必須將輸入信號變換成為另一信號，也可直接與接口的下一部分，即微計(jì)算機(jī)本身的輸入輸出單元相連接。輸出接口采用相似的形式，明顯的差別在于信息流的方向相反；是從程序到外部世界。這種情況下，程序可稱為輸出程序，它監(jiān)督接口的操作并完成數(shù)字模擬轉(zhuǎn)換器（DAC）所需數(shù)字的標(biāo)定。該子程序依次送出信息給輸出器件，產(chǎn)生相應(yīng)的電信號，由DAC 轉(zhuǎn)換成模擬形式。最后，信號經(jīng)調(diào)理（通常是放大）以形成適應(yīng)于執(zhí)行器操作的形式。在微機(jī)電路中使用的信號幾乎總是太小而不能被直接地連到“外部世界”，因而必須用某種形式將其轉(zhuǎn)換成更適宜的形式。接口電路部分的設(shè)計(jì)是使用微機(jī)的工程師所面臨最重要的任務(wù)之一。我們已經(jīng)了解到微機(jī)中，信號以離散的位形式表示。當(dāng)微機(jī)要與只有打開或關(guān)閉操作的設(shè)備相連時(shí)，這種數(shù)字形式是最有用的，這里每一位都可表示一開關(guān)或執(zhí)行器的狀態(tài)。為了解決實(shí)際問題，一個(gè)單片機(jī)不僅包括CPU，程序和數(shù)據(jù)存儲器，另外，它必須含有通過CPU 訪問外部信息的硬件。一旦CPU 收集到數(shù)據(jù)信息和流程，它必須能夠改變外部領(lǐng)域的一部分，這些硬件設(shè)備稱作外圍設(shè)備，它們是CPU 通往外部的窗口。單片機(jī)可利用外圍設(shè)備中最基本的用于一般用途的I/O 接口，每個(gè)I/O 接口既可作為輸入端又可作為輸出端，每個(gè)I/O 接口的功能取決與程序初始化階段對數(shù)據(jù)方位寄存器相應(yīng)位進(jìn)行置一和清零操作，通過CPU 指令對數(shù)據(jù)寄存器相應(yīng)位進(jìn)行置一和清零來置一和清零輸出端口，同樣輸入端口邏輯位也可以通過CPU 指令訪問。一些類型的串行口單元允許CPU 與外部設(shè)備進(jìn)行串口通信，用串口位代替平行位進(jìn)行通信需要少許的I/O 口，這樣使通信費(fèi)用降低但速度也相對慢些。串口傳送可以同步也可以異步。