【正文】 HLDA有效期間，HLDA引腳輸出一個高電平有效的響應(yīng)信號，同時總線將處于浮空狀態(tài)，CPU讓出對總線的控制權(quán)，將其交付給申請使用總線的8237A控制器使用，總線使用完后，會使HOLD信號變?yōu)榈碗娖?，CPU又重新獲得對總線的控制權(quán)。（8）HOLD（bus hold request）：總線保持請求信號，輸入，高電平有效。在DMA數(shù)據(jù)傳送方式中，由總線控制器8237A發(fā)出一個高電平有效的總線請求信號，通過HOLD引腳輸入到CPU，請求CPU讓出總線控制權(quán)。 2. 可編程并行接口芯片8255ARESET:復(fù)位輸入線，當(dāng)該輸入端外于高電平時，所有內(nèi)部寄存器（包括控制寄存器）均被清除，所有I/O 口均被置成輸入方式。PA0～PA7:端口A 輸入輸出線，一個8 位的數(shù)據(jù)輸出鎖存器/緩沖器， 一個 8 位的數(shù)據(jù)輸入鎖存器。PB0～PB7:端口B 輸入輸出線，一個8 位的I/O 鎖存器， 一個 8 位的輸入輸出緩沖器。PC0～PC7:端口C 輸入輸出線，一個8 位的數(shù)據(jù)輸出鎖存器/緩沖器， 一個 8 位的數(shù)據(jù)輸入緩沖器。端口C 可以通過工作方式設(shè)定而分成2 個4 位的端口， 每個 4 位的端口包含一個4 位的鎖存器，分別與端口A 和端口B 配合使用，可作為控制信號輸出或狀態(tài)信號輸入端口。CS:片選信號線，當(dāng)這個輸入引腳為低電平時，表示芯片被選中，允許8255 與CPU 進(jìn)行通訊。RD:讀信號線，當(dāng)這個輸入引腳為低電平時，允許8255 通過數(shù)據(jù)總線向CPU 發(fā)送數(shù)據(jù)或狀態(tài)信息，即CPU 從8255 讀取信息或數(shù)據(jù)。WR:寫入信號，當(dāng)這個輸入引腳為低電平時，允許CPU 將數(shù)據(jù)或控制字寫8255。D0～D7:三態(tài)雙向數(shù)據(jù)總線，8255 與CPU 數(shù)據(jù)傳送的通道，當(dāng)CPU 執(zhí)行輸入輸出指令時，通過它實(shí)現(xiàn)8 位數(shù)據(jù)的讀/寫操作，控制字和狀態(tài)信息也通過數(shù)據(jù)總線傳送。8255 的讀寫控制：8255 的讀/寫控制邏輯電路接受CPU 發(fā)來的控制口號RD、WR、RESET 和地址信號A1~A0。然后根據(jù)命令端口，控制信號的要求，將端口的數(shù)據(jù)讀出選信CPU 或者將CPU送來的數(shù)據(jù)寫入端口，各端口的工作狀態(tài)。通過用輸出指令對8255A 的控制字寄存器編程，寫入設(shè)定工作方式的控制字，可以讓3個數(shù)據(jù)口以不同的方式工作，端口A 可工作于3 種方式的任一種，端口B 只能工作于方式0 和方式1，端口C 除了用于輸入輸出端口外，還能配合A 口和B 口工作，為這兩個端口的輸入輸出操作提供聯(lián)系信號。 8253A的引腳可以分為兩部分：與CPU的接口引腳和與外設(shè)的接口引腳。(1) 與CPU的接口引腳 D0～D7：三態(tài)雙向數(shù)據(jù)線，和CPU數(shù)據(jù)總線相連，用于傳輸CPU與8253之間的數(shù)據(jù)信息、控制信息和狀態(tài)信息。CS：片選信息，輸入、低電平有效。AA0：用來對8253A片內(nèi)三個計數(shù)通道和控制字寄存器進(jìn)行尋址。RD：讀信號，輸入，低電平有效。WR：寫信號，輸入，低電平有效。(2) 與外設(shè)的接口引腳CLK：時鐘輸入引腳，用于輸入定時脈沖或計數(shù)脈沖信號。計數(shù)器對這個引腳輸入的脈沖進(jìn)行計數(shù)。GATE：門控輸入端。用于外部控制計數(shù)器的啟動計數(shù)和停止計數(shù)的操作。兩個或兩個以上計數(shù)器連用時，可以用此信號來同步，也可用于與外部某信號的同步。OUT：計數(shù)輸出端。不管8253以何種方式工作，當(dāng)計數(shù)器計數(shù)到0時，在OUT引腳上必定有輸出。在不同模式下，可輸出不同形式的信號。LED為發(fā)光二極管構(gòu)成的顯示器件，亦稱數(shù)碼管。由7個字符段和一個小數(shù)點(diǎn)段組成，每段對應(yīng)一個發(fā)光二極管，當(dāng)發(fā)光二極管點(diǎn)亮?xí)r，相應(yīng)的字符段點(diǎn)亮。LED有共陰極和共陽極兩種供應(yīng)狀態(tài)。共陰極顯示時，將LED顯示的COM接地，將八個字符段端a、b、c、d、e、f、g、dp依次與一個8位I/O口的最低到最高位連接，當(dāng)I/O給LED的哪個字符段送入一個高電平時，該段就被點(diǎn)亮，從而可從這7個字符段中被點(diǎn)亮的構(gòu)成相應(yīng)的字符顯示出來。同理，COM陽極即將COM端接Vcc，其顯示原理與COM陰極的基本相同，但I(xiàn)/O口送入低電平是相應(yīng)的段才被點(diǎn)亮。 4矩陣按鍵鍵盤是信息輸入元件，由一個個按鈕組成，如果是獨(dú)立按鈕的話必須要需要一個I/O口對它進(jìn)行檢測。因?yàn)?4矩陣鍵盤有8個管腳，于是將鍵盤接8255A的PC口。因?yàn)檫M(jìn)行鍵盤掃描一般要求有一部分的I/O口的工作方式是輸入，另一部分I/O是輸出，具體到44鍵盤則要求4個I/O口輸入，另外4個輸出，這一點(diǎn)PC口剛好符合，而PA、PB口要么全部輸入或輸出，所以只能是PC口接鍵盤。4x4矩陣按鍵面板①當(dāng)一個選通端（E1）為高電平，另兩個選通端（(/E2))和/(E3)）為低電平時，可將地址端（A0、AA2）的二進(jìn)制編碼在Y0至Y7對應(yīng)的輸出端以低電平譯出。比如：A2A1A0=110時，則Y6輸出端輸出低電平信號。 ②利用 EE2和E3可級聯(lián)擴(kuò)展成 24 線譯碼器；若外接一個反相器還可級聯(lián)擴(kuò)展成 32 線譯碼器。 ③若將選通端中的一個作為數(shù)據(jù)輸入端時，74LS138還可作數(shù)據(jù)分配器。 ④可用在8086的譯碼電路中，擴(kuò)展內(nèi)存。 鎖存器 373為三態(tài)輸出的八 D 透明鎖存器，共有 54S373 和 74LS373 兩種線路。①當(dāng)三態(tài)允許控制端 OE 為低電平時，Q0～Q7為正常邏輯狀態(tài)，可用來驅(qū)動負(fù)載或總線。當(dāng) OE 為高電平時，Q0～Q7 呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。 ②當(dāng)鎖存允許端 LE 為高電平時，Q 隨數(shù)據(jù) D 而變。當(dāng) LE 為低電平時，D 被鎖存在已建立的數(shù)據(jù)電平。當(dāng) LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。 ③引出端符號：　　D0～D7 數(shù)據(jù)輸入端 　　OE 三態(tài)允許控制端（低電平有效） 　　LE 鎖存允許端 Q0～Q7 輸出端 三、設(shè)計原理圖 21