位十進(jìn)制頻率計的設(shè)計計算機(jī)與電子等專業(yè)課程設(shè)計-資料下載頁
2025-06-02 22:21本頁面
【正文】 std_logic_vector(3 downto 0)。 dout: out std_logic_vector(3 downto 0))。 end ponent。 ponent led_controller port(d:in std_logic_vector(3 downto 0)。 a:out std_logic_vector(6 downto 0))。 end ponent。 signal x,y,z:std_logic。 signal b,h:std_logic_vector(15 downto 0)。 signal leds:std_logic_vector(27 downto 0)。 begin u1: testctl port map(clkk=clk1,t_en=x,rst_t=y,load=z)。 u2: t10_4 port map(fx=clk2,rst=y,ena=x,d=b)。 u3: reg4b port map(load=z,din=b(3 downto 0),dout=h(3 downto 0))。 u4: reg4b port map(load=z,din=b(7 downto 4),dout=h(7 downto 4))。 u5: reg4b port map(load=z,din=b(11 downto 8),dout=h(11 downto 8))。 u6: reg4b port map(load=z,din=b(15 downto 12),dout=h(15 downto 12))。 u7: led_controller port map(d=h(3 downto 0),a=leds(6 downto 0))。 u8: led_controller port map(d=h(7 downto 4),a=leds(13 downto 7))。 u9: led_controller port map(d=h(11 downto 8),a=leds(20 downto 14))。 u10: led_controller port map(d=h(15 downto 12),a=leds(27 downto 21))。 ledout=leds。 end。 各個模塊的仿真圖： 十進(jìn)制計數(shù) 的 仿真 四位十進(jìn)制計數(shù)仿真 四位鎖存器仿真 七段譯碼仿真 測頻控制信號仿真 總體例化的仿真
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1