【導讀】計算機硬件課程設計。學號：09012328姓名：唐志灝成績：。東南大學計算機科學與工程系。二0一四年十一月

　　

【正文】 Arith。 wire Right。 wire ExtOp。 wire MemToReg。 wire MemWr。 wire ALUSrc。 wire Branch。 wire Jump。 wire IsShift。 wire Zero。 wire Less。 wire [31:0] BusW。 wire [4:0] rd。 wire [31:0] ALUB。 wire LUI。 wire jr。 wire [31:0] luibit。 wire [31:0] NextInst。 wire [4:0] Shamt。 wire IsShamt。 wire cmpless。 wire jal。 wire [3:0] ALUCtr。 wire bne。 wire [31:0] pcjia4。 41 // Bidirs // Instantiate the UUT data_channel UUT ( .CLOCK(CLOCK), .Inst(Inst), .REGWe(REGWe), .Qb(Qb), .RAMOut(RAMOut), .Result(Result), .Qa(Qa), .ShiftRes(ShiftRes), .Rw(Rw), .OP(OP), .Instaddr(Instaddr), .Fun(Fun), .rt(rt), .rs(rs), .Immediate(Immediate), .Target(Target), .RegWr(RegWr), .RegDst(RegDst), .Arith(Arith), .Right(Right), .ExtOp(ExtOp), .MemToReg(MemToReg), .MemWr(MemWr), .ALUSrc(ALUSrc), .Branch(Branch), .Jump(Jump), .IsShift(IsShift), .Zero(Zero), .Less(Less), .BusW(BusW), .rd(rd), .ALUB(ALUB), .LUI(LUI), .jr(jr), .luibit(luibit), .NextInst(NextInst), .Shamt(Shamt), .IsShamt(IsShamt), .cmpless(cmpless), 42 .jal(jal), .RegCLR(RegCLR), .ALUCtr(ALUCtr), .bne(bne), .CEGetins(CEGetins), .CLRGetins(CLRGetins), .pcjia4(pcjia4) )。 // Initialize Inputs initial begin CLOCK = 0。 RegCLR = 1。 CEGetins = 0。 CLRGetins = 1。 1。 RegCLR = 0。 CLRGetins = 0。 CEGetins = 1。 forever 3 CLOCK = ~CLOCK。 end endmodule 2. coe 文件： : memory_initialization_radix = 2。 memory_initialization_vector = 10001100000000010000000000000100, 10001100000000100000000000001000, 00000000001000100001100000100000, 00000000001000100010000000100001, 00000000011000010010100000100010, 00000000100000010011000000100011, 00000000001000100011100000100100, 00000000001000100100100000100101, 00000000001000100100100000100110, 00000000001000100101000000100111, 00000000011001010101100000101010, 00000000100001100011000000101011, 00000000000000110110100010000000, 00000000000001000111000010000010, 00000000000001010111100010000011, 10001100000000110000000000001010, 43 00000000011001001000000000000100, 00000000011001011000100000000110, 00000000011001011001000000000111, 10001100000111110000000000010000, 00000011111000000000000000001000, 10001100000111110000000000010001, 00100000001100110000000000000100, 00100100010101000000000000000100, 00110000001001110001001000110100, 00110100001010000001001000110100, 00111000001010010001001000110100, 00111100000101010000000000000100, 10101100000101010000000000010100, 10001100000101100000000000010100, 00010010101101100000000000000001, 10001100000101100000000000000100, 00010110101000010000000000000001, 10001100000101100000000000001000, 00101000001101110000000000000010, 00101100001110000000000000000010, 00001000000000000000000000100110, 10001100000101100000000000001100, 00001100000000000000000000101000, 10001100000101100000000000001000, 10001100000101100000000000000100。 : memory_initialization_radix = 2。 memory_initialization_vector = 00000000000000000000000000000000, 10011111111111111111111111111111, 00000000000000000000000000001111, 00000000000000000000000000000010, 00000000000000000000000001011000, 11111111111111111111111111111111。 的封裝模塊表： 用途及用法 原理圖文件名稱 8 位與 8 位二進制數(shù)按位與 8 位或 8 位二進制數(shù)按位或 8 位異或 8 位二進制數(shù)按位異或 8 位或非 8 位二進制數(shù)按位或非 32 位與 32 位二進制數(shù)按位與 44 32 位或 32 位二進制數(shù)按位或 32 位異或 32 位二進制數(shù)按位異或 32 位或非 32 位二進制數(shù)按位或非 二選一 選擇器 (5 位 ) 1 選擇 B， 0 選擇 A 二選一 選擇器 (5 位總線版 ) 1 選擇 B， 0 選擇 A 二選一 選擇器 (32 位 ) 1 選擇 B， 0 選擇 A 四選一數(shù)據(jù)選擇器 (32 位 ) C0C1=00 選擇 A0 C0C1=01 選擇 A1 C0C1=10 選擇 A2 C0C1=11 選擇 A3 八選一數(shù)據(jù)選擇器 (32 位 ) 具體見原理圖 三十二選一 選擇器 (32 位 ) 具體見原理圖 32 位右移 1 位 C 引腳：右移后的最高位 32 位右移 2 位 C 引腳：右移后的最高位 32 位右移 4 位 C 引腳：右移后的最高位 32 位右移 8 位 C 引腳：右移后的最高位 32 位右移 16 位 C 引腳：右移后的最高位 32 位 鏡像器 31 位 0 位、 30位 1 位 ...16 位 15位 交換 32 位桶形右移器 S(4:0)：移動位數(shù) 031 ARITH： 1 表示算術右移 0 表示邏輯右移 A(31:0): 32 位輸入 K(31:0): 32 位輸出 32 位移位器 A(31:0): 32 位數(shù)據(jù)輸入 B(31:0): 移動位數(shù)，低 5 位有效 ARITH: 1 表示算術移位 0 表示邏輯移位 RIGHT: 1 表示右移 0 表示左移 不含算術左移 32 位寄存器 CE：使能端， 1 表示有效 CLR：清零端， 1 表示有效 I(31:0)：數(shù)據(jù)輸入端 Q(31:0)：數(shù)據(jù)輸出端 C：時鐘，上升沿寫入 32 個 32 位寄存器堆 同上 WE 使能段 ,1有效 S(4:0)：寄存器地址 532 位譯碼器 將 5 位的二進制編碼轉換為 32個二進制數(shù) 532 位擴展器 將 5 位輸入擴展為 32 位 1632 位擴展器 將 16 位輸入擴展為 32 位 45 Sign 為 1 時為符號擴展 2632 位擴展器 將 26 位輸入擴展為 32 位 左移 2 位器 將 32 位輸入左移兩位補 0，乘 4 ALU 控制器 ALUCtr(3:0) 控制信號輸入 OVctr 控制有無溢出 ,為 1 輸出 SUBctr 控制加減 ,減為 1 輸出 SIGctr 控制有無符號比較 有符號為 1 OPctr(3:0) op 輸出用于控制選擇 結果輸出 32 位加減法器 A(31:0) 32 位輸入 B(31:0) 32 位輸入 SUB 是否為減 , 1 有效 S(31:0) 32 位結果輸出 OFL 溢出位 CO 進位 ADDSIGN 結果的符號位即 S(31) ALU ALUCTR(3:0) ALU 控制信號輸入 A(31:0) 32 位輸入 B(31:0) 32 位輸入 S(31:0) 32 位結果輸出 OFL 溢出位 LESS 比較時判斷 A小為 0 ZERO 當結果全 0 時輸出 1 132 拓展器 INDATA: 輸入數(shù)字 將 1 位轉化為 32 位 同原一位 OUTDATA: 32 位輸出結果 32*32bit RAM D(31:0) 32 位數(shù)據(jù)輸入端 A(4:0) 5 位地址輸入端 WE 寫使能端 ,1時可寫入 WCLK 時鐘信號 上升沿寫入 O(31:0) 32 位輸出數(shù)據(jù) 128*32bit RAM D(31:0) 32 位數(shù)據(jù)輸入端 A(31:0) 32 位地址輸入 A(8:2)位有效 WE 寫使能端 1 時可寫入 WCLK 時鐘信號 ,上升沿寫入 O(31:0) 32 位輸出數(shù)據(jù) 32 位加法器 A(31:0)32 位輸入 46 B(31:0)32 位輸入 CI 進位 S(31:0)32 位結果輸出 OFL 溢出位 CO 進位 取指模塊 CLK 時鐘信號 上升沿寫入 Target(25:0) 26 位輸入數(shù)據(jù) imm(15:0) 16 位輸入數(shù)據(jù) Jump 是否跳轉輸入 Branch 是否有分支 Zero 表示兩數(shù)相減是否為 0 CE 使能端 , 1 有效 CLR 清零端 , 1 有效 RJUP(31:0) 32 位 R 跳轉的值 RJUPCtr 控制 R 型跳轉是否直接更改 PC 1 有效 PC(31:0) 32 位輸出 NEXTPC(31:0) 32 位 PC+4 寄存器堆 CLR 清零端 1 有效