【導(dǎo)讀】城市道路交叉口是城市道路網(wǎng)絡(luò)的基本節(jié)點，也是網(wǎng)絡(luò)交通流的瓶頸。務(wù)水平低下等問題。特別是隨著城市車流量的的快速增長，城市無控制道路交叉口的交通壓。理交通網(wǎng)絡(luò)的最重要元素。因此，做好基于EDA技術(shù)平臺的交叉口信號控制設(shè)計是緩解交通。阻塞、提高城市道路交叉口車輛通行效率的有效辦法。交通信號控制的目的是為城市道路交。的通過量最大或車輛在交叉口的延誤最小。分重要的現(xiàn)實意義。制與管理問題，減少十字路口的交通阻塞狀況。路元件多、接線復(fù)雜、故障率高、可靠性低。Device簡稱ISP-PLD)的出現(xiàn)，使實驗室中制作專用集成電路成為可能。號發(fā)生器等部分組成。制器提供定時信號。成甲、乙車道上6個信號燈的工作狀態(tài)。VHDL語言由于具有強(qiáng)大的行為描述能力和豐富的仿真語句從而成為系統(tǒng)設(shè)計領(lǐng)域最。佳的硬件描述語言。VHDL語言設(shè)計交通燈控制系統(tǒng)的方案選擇、論證及設(shè)計框圖；禁止通行的時間以及特殊狀況的處理。正常運(yùn)行時，交通燈的狀態(tài)轉(zhuǎn)換表如表2-1所示。

　　

【正文】 count 對元件 COUNT進(jìn)行說明。 PORT( ini,EN,CLK:IN STD_LOGIC。 dxr0,dxg0,dxy0,dxri0,dxl0,dxpr0,dxpg0,nbr0, nbg0,nby0,nbri0,nbl0,nbpr0,nbpg0:OUT STD_LOGIC。 tdxh:BUFFER STD_LOGIC_VECTOR(6 DOWNTO 4)。 tdxl:BUFFER STD_LOGIC_VECTOR(3 downto 0)。 tdxph:buffer std_logic_vector(8 downto 4)。 tdxPl:buffer std_logic_vector(3 downto 0)。 tnbh:BUFFER STD_LOGIC_VECTOR(6 DOWNTO 4)。 tnbl:BUFFER STD_LOGIC_VECTOR(3 downto 0)。 tnbph:buffer std_logic_vector(8 downto 4)。 tnbpl:buffer std_logic_vector(3 downto 0))。 end ponent。 ponent ltout 對元件 LTOUT進(jìn)行說明。 port(en,clk:in std_logic。 dxr0,dxg0,dxy0,dxri0,dxl0,dxpr0,dxpg0:in std_logic。 nbr0,nbg0,nby0,nbri0,nbl0,nbpr0,nbpg0:in std_logic。 tdx:in std_logic_vector(6 downto 0)。 tdxp:in std_logic_vector(8 downto 0)。 tnb:in std_logic_vector(6 downto 0)。 tnbp:in std_logic_vector(8 downto 0)。 dxr,dxg,dxy,dxri,dxl,dxpr,dxpg:out std_logic。 nbr,nbg,nby,nbri,nbl,nbpr,nbpg:out std_logic。 dxt:out std_logic_vector(6 downto 0)。 dxpt:out std_logic_vector(8 downto 0)。 nbt:out std_logic_vector(6 downto 0)。 nbpt:out std_logic_vector(8 downto 0))。 end ponent。 signal en_s:std_logic。 各子模塊間接口信號說明。 signal dxr0_s,dxg0_s,dxy0_s,dxri0_s,dxl0_s,dxpr0_s,dxpg0_s:std_logic。 signal nbr0_s,nbg0_s,nby0_s,nbri0_s,nbl0_s,nbpr0_s,nbpg0_s:std_logic。 signal dxgyryl0_s,nbgyryl0_s:std_logic_vector(4 downto 0)。 signal tdxh_s,tnbh_s:std_logic_vector(6 downto 4)。 signal tdxl_s,tnbl_s:std_logic_vector(3 downto 0)。 signal tdxph_s,tnbph_s:std_logic_?vector(8 downto 4)。 signal tdxpl_s,tnbpl_s:std_logic_vector(3 downto 0)。 signal tdx_s,tnb_s:std_logic_vector(6 downto 0)。 signal tdxp_s,tnbp_s:std_logic_vector(8 downto 0)。 signal dxgyryl_s,nbgyryl_s:std_logic_vector(4 downto 0)。 begin tdx_s=tdxh_s amp。 tdxl_s。 tnb_s=tnbh_s amp。 tnbl_s。 tdxp_s=tdxph_s amp。 tdxpl_s。 tnbp_s=tnbph_s amp。 tnbpl_s。 u0:ctrl port map(clk,spe,en_s)。 在結(jié)構(gòu)體描述中使用元件例化語句。 u2:count port map( ini,en_s,clk,dxr0_s,dxg0_s,dxy0_s,dxri0_s,dxl0_s, dxpr0_s,dxpg0_s,nbr0_s,nbg0_s,nby0_s,nbri0_s,nbl0_s, nbpr0_s,nbpg0_s,tdxh_s,tdxl_s,tdxph_s,tdxpl_s,tnbh_s,tnbl_s, tnbph_s,tnbpl_s)。 u3:ltout port map(en_s,clk, dxr0_s,dxg0_s,dxy0_s,dxri0_s,dxl0_s,dxpr0_s,dxpg0_s, nbr0_s,nbg0_s,nby0_s,nbri0_s,nbl0_s, nbpr0_s,nbpg0_s, tdx_s,tdxp_s,tnb_s,tnbp_s, dxr,dxg,dxy,dxri,dxl,dxpr,dxpg, nbr,nbg,nby,nbri,nbl,nbpr,nbpg, dxt,dxpt,nbt,nbpt)。 end rtl。 設(shè)計說明 通過頂層模塊（文件名為 ）對三個子模塊各端口信號進(jìn)行設(shè)置使各子模塊連接成一個整體，從而能實現(xiàn)所要求實現(xiàn)的功能 。 本章小結(jié) 在前面介紹了交通燈控制系統(tǒng)工作原理及設(shè)計原理的前提下，本章主要是用 VHDL語言對交通燈控制系統(tǒng)各模塊功能進(jìn)行設(shè)計，從而實現(xiàn)系統(tǒng)所要求實現(xiàn)的功能。 4 仿真分析 軟件仿真分析 頂層原理圖 本系統(tǒng)分模塊由 VHDL語言編程實現(xiàn)，總 系統(tǒng)則采用原理圖實現(xiàn)，各分模塊相連組成交通燈控制系統(tǒng)。頂層原理圖如圖 41所示。 系統(tǒng)仿真分析 在 Quartus II中進(jìn)行仿真，系統(tǒng)仿真結(jié)果見圖 42。 由仿真結(jié)果分析：初始化 “01” 秒后東西方向綠燈亮，人行道紅燈亮，南北方向紅燈亮，人行道綠燈亮，東西方向計數(shù)器從 30s倒計數(shù)，計到零，東西方向黃燈亮，南北方向紅燈亮不變；東西方向計數(shù)器計時 4s后，東西方向右轉(zhuǎn)燈亮，人行道紅燈亮，南北方向紅燈亮不變，人行道紅燈亮，東西方向計數(shù)器從 15s倒計數(shù)，計到零；東西方向黃燈亮，南北方向紅燈亮不變，東西方向計 數(shù)器計時 4s后，東西方向左轉(zhuǎn)燈亮，人行道紅燈亮，南北方向紅燈亮不變，人行道紅燈亮，東西方向計數(shù)器從 20s倒計數(shù)，計到零；東西方向黃燈亮，南北方向紅燈亮不變，東西方向計數(shù)器計時 4s后，南北方向綠燈亮，人行道紅燈亮，東西方向紅燈亮，人行道綠燈亮，南北方向計數(shù)器從 30s倒計數(shù)，計到零；南北方向黃燈亮，東西方向紅燈亮不變，南北方向計數(shù)器計時 4s后，南北方向右轉(zhuǎn)燈亮，人行道紅燈亮，東西方向紅燈亮不變，人行道紅燈亮，南北方向計數(shù)器從 15s倒計數(shù)，計到零；南北方向黃燈亮，東西方向紅燈亮不變，南北方向計數(shù)器計時 4s后，南北 方向左轉(zhuǎn)燈亮，人行道紅燈亮，東西方向紅燈亮不變，人行道紅燈亮，南北方向計數(shù)器從 20s倒計數(shù)，計到零；南北方向黃燈亮，東西方向紅燈亮不變，南北方向計數(shù)器計時 4s后，東西方向綠燈亮，人行道紅燈亮，南北方向紅燈亮，人行道綠燈亮。當(dāng)出現(xiàn)緊急情況時紅燈全亮。可見本系統(tǒng)實現(xiàn)了交通燈控制系統(tǒng)的設(shè)計要求。 圖 42系統(tǒng)仿真結(jié)果 硬件測試分析 由軟件仿真得到正確的波形后，下載到 GW48系列 SOPC/DEA實驗箱上進(jìn)行驗證。由于在實驗箱上交通燈控制系統(tǒng)的驗證用的是第九個模塊，而該模塊工作時只有 4個數(shù)碼管可用，因 此只驗證東西方向和南北方向的倒計時顯示。由于實驗箱的限制緊急情況也不參與驗證，其它狀態(tài)都能成功驗證。驗證結(jié)果和設(shè)計要求達(dá)到的結(jié)果一致。硬件仿真原理圖如圖 43所示：其中數(shù)碼管用于顯示東西方向和南北方向的倒計時， 14只發(fā)光二極管用于顯示交通燈的亮燈狀態(tài)，鍵 1用于初始化信號的輸入，下載端用于連接計算機(jī)把程序下載到目芯片上， CLK是脈沖輸入端。 本章小結(jié) 本章主要是將用 VHDL設(shè)計的程序用 QuartusII軟件進(jìn)行仿真，在仿真結(jié)果正確無誤的情況下下載到 CPLD/FPGA實驗箱上進(jìn)行驗證 。證明所得到的結(jié)果與要求實現(xiàn)的功能一致。由于實驗箱的限制，下載到 PCLD/FPGA實驗箱上后只能驗證系統(tǒng)正常工作的情況，在倒計時顯示“01” 初始化后進(jìn)入正常運(yùn)行。 5 結(jié)束語 經(jīng)過反復(fù)比較交通燈控制系統(tǒng)的設(shè)計方案，傳統(tǒng)的設(shè)計方法是基于中、小規(guī)模集成電路進(jìn)行，電路元件多、接線復(fù)雜、故障率高、可靠性低。用 VHDL(超高速集成電路硬件描述語言 ) 進(jìn)行交通燈控制系統(tǒng)的設(shè)計，用對應(yīng)的工具軟件 (本設(shè)計用 Quartus II)對 FPGA/CPLD芯片 “ 下載 ” 形成專用集成電路，由于不存在人工接線問題，所以故障率低、可靠性好 。用 VDHL硬件描述語言設(shè)計的交通燈控制系統(tǒng)包括功能控制電路，倒計時電路，顯示控制電路三個部分，該系統(tǒng)通過程序設(shè)計、軟件仿真、硬件測試，能實現(xiàn)十字路口包括人行道、左轉(zhuǎn)、右轉(zhuǎn)、以及基本的交通燈的功能。除基本交通燈功能外，還具有倒計時、時間設(shè)置以及緊急情況處理等功能，實用于大、中城市的交通系統(tǒng)。 本文采用 VHDL進(jìn)行交通燈系統(tǒng)控制設(shè)計，靈活方便，周期短。借助 CPLD/FPGA器件及其具有強(qiáng)大的仿真功能的支撐軟件 QuartusII，從而可以在進(jìn)行硬件電路的安裝調(diào)試前發(fā)現(xiàn)設(shè)計不當(dāng)之處并進(jìn)行修改、快速、明確地完成了對 交通燈的控制功能，而且可以看到 VHDL對設(shè)計的描述具有相對獨(dú)立性，毋需通過門級原理圖描述電路，而是針對目標(biāo)進(jìn)行功能描述。這種設(shè)計方法擺脫了電路細(xì)節(jié)的束縛，效率高、可靠性好、成本低。這些都體現(xiàn)了 EDA技術(shù)的優(yōu)越性和廣闊的應(yīng)用前景。 由于本設(shè)計采用的是帶左轉(zhuǎn)、右轉(zhuǎn)的交通信號燈，且右轉(zhuǎn)燈是在直行綠燈熄滅后才亮，增加了系統(tǒng)循環(huán)時間間隔，如果信號燈狀態(tài)轉(zhuǎn)換時間設(shè)置過長，就會增加整個交通系統(tǒng)的負(fù)荷，出現(xiàn)交通阻塞現(xiàn)象，這是本設(shè)計的不足之處。