工學(xué)]中央電大電工電子技術(shù)試卷答案集合-資料下載頁
2025-10-30 02:44本頁面
【導(dǎo)讀】1．圖1所示電路中，判斷電阻只中流通的電流及消耗的功率為()。4．在RLC串聯(lián)電路中，如果調(diào)大電容，則()。5．圖3所示電路中，電源電壓不變，若頻率逐漸升高，各燈泡的亮度變化是()。6．放大電路引入電壓串聯(lián)負(fù)反饋，可以使輸入電阻()。7．描述邏輯功能的方法是()。8．JK觸發(fā)器具有()功能。對于與門、與非門，它們。4．功率選擇應(yīng)該以產(chǎn)生機械所需要的實際功率為依據(jù)。不僅不能保證正常工作，還可能造成電動機損壞。一般用異步電動機起動轉(zhuǎn)矩與額定轉(zhuǎn)矩的比值Tqd/TN來表示電動機的起動能力，定電壓小于500V的稱為低壓控制電器。正向偏置時，二極管處于導(dǎo)通狀態(tài)；反向偏置時，二極管處于截止?fàn)顟B(tài)。較大的能量起到控制作用，并表現(xiàn)為對發(fā)射極和集電極電流的變化進行控制。形失真，稱為截止失真。為了避免出現(xiàn)飽和失真和截止失真，可以調(diào)節(jié)電阻RB、RC或電源UCC，使靜態(tài)工作點沿
【正文】 換，不需原、反變量互換）。 、或非門電路，它們的多余輸入端應(yīng)當(dāng)接低電位，與門、與非門多余輸入端應(yīng)當(dāng)接高電位。對于 TTL 電路輸入端懸空相當(dāng)于高電位， CMOS 電路輸入端不允許懸空。 3. 組合邏輯電路的特點是：從邏輯功能上看：輸出只與當(dāng)時輸入的邏輯值有關(guān)，而與該時刻之前的輸入及電路狀態(tài)均無關(guān)，或稱其沒有記憶功能。從電 路結(jié)構(gòu)上看，構(gòu)成組合邏輯電路的各門電路之間沒有反饋環(huán)路。 4. 在邏輯圖中，對每個門的輸出端加以標(biāo)注，寫出每個門輸出的邏輯函數(shù)表達式，將每個門輸出的邏輯函數(shù)表達式進行迭代，并進行必要的化簡；最后寫出真值表，并說明該電路的用途。 5. 當(dāng) 0?S ， 1?R 時，置位端為有效電平，使與非門 1U 輸出高電位，實現(xiàn)置位功能，即1?Q 。此時，與非門 2U 的兩輸入為 1?R ， 1?Q ，使輸出 0?Q 。滿足兩輸出為互補條件。 6. 主從型 JK 觸發(fā)器，又稱為電位觸發(fā)型方式，其動作特點是：時鐘 CP 上升沿到來前一刻瞬間，J、 K 接收輸入信號，并要求在 CP=1期間，輸入狀態(tài)保持穩(wěn)定。時鐘下降沿到來后產(chǎn)生輸出。 7. 負(fù)邊沿（下降沿觸發(fā)型）： CP 下降沿到來的前一刻瞬間， J， K 接收輸入； CP 下降沿到來后產(chǎn)生輸出。正邊沿（上升沿觸發(fā)型 ）： CP 上升沿到來前一瞬間， J， K 接收輸入； CP 上升沿到來后產(chǎn)生輸出。 J=1 時，若 Qn=0時， Qn＋ 1=1（置 1） 當(dāng) K=1 時，若 Qn=1時， Qn＋ 1=0（置 0） 當(dāng) J=0、 K=0時，初態(tài)為 Qn時， Qn＋ 1 =Qn（保持） 當(dāng) J= K=1時，初態(tài)為 Qn時， Qn＋ 1 = nQ （翻轉(zhuǎn)） 2 3 4（ 1）答：根據(jù)功能表得知，其輸入、輸出均以低電位為有效電位。 （ 2）答： 01234567=xxxxxxL=0000001；輸出 A2A1A0=LLL=111＝ (7)10，相當(dāng)于十進制數(shù) 7。 （ 3）答： A2A1A0=LLH=110＝ (6)10，相當(dāng)于十進制數(shù) 6 時，輸入為 01234567=xxxxxLH=0000010。7 腳為無效高電位，反映出優(yōu)先編碼器功能。 5
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1