【正文】 IFREG=ACCTHEN 密碼核對QA=39。039。QB=39。139。ENDIFELSIFACC=1000100010001000THEN設(shè)置“8888”為萬用密碼QA=39。039。QB=39。139。ENDIFENDIF。ENDIFENDPROCESSENDBLOCKLOCK_PROCESS輸出上鎖/開鎖控制信號ENLOCK=QAANDNOTQB輸出顯示信息DATA_BCD=ACCENDARCHITECTUREART。對密碼控制電路模塊進行時序仿真如下圖: FLAG_N為數(shù)字輸出標(biāo)志，高電平時確認(rèn)輸出數(shù)字，F(xiàn)LAG_F為功能輸出標(biāo)志，密碼控制模塊根據(jù)4位按鍵輸入在判斷其為功能輸入還是數(shù)字輸入后輸出16位BCD碼。 控制模塊的ASM圖 控制模塊的實現(xiàn) 控制模塊電路符號圖模塊外部信號端口：data_n：數(shù)字輸入端口，用于提供數(shù)字輸入信號。data_f：功能輸入端口，用于提供功能輸入信號。flag_n：數(shù)字輸入標(biāo)志，用于識別數(shù)字是否輸入。flag_f：功能輸入標(biāo)志，用于識別功能是否輸入。ksrclk:鍵盤輸入采樣時鐘，用于提供鍵盤輸入的采樣時鐘。enlock：密碼鎖控制信號輸出端口，提供密碼鎖控制信號輸出。data_bcd：按鍵顯示輸出端口，用于提供按鍵顯示輸出信號。mimain:密碼輸入標(biāo)志，用于提供密碼輸入信號。setin:密碼設(shè)定標(biāo)志，提供密碼設(shè)置信號。old:舊密碼設(shè)置標(biāo)志，提供舊密碼設(shè)置標(biāo)志。模塊內(nèi)部信號：acc：暫存鍵盤輸入信息reg：密碼存儲位置 電子密碼鎖顯示模塊 數(shù)碼管顯示原理數(shù)字顯示主要由LED數(shù)碼管實現(xiàn)。LED可單獨使用，也可組裝成分段式或點陣式LED顯示器件。分段式顯示器由7條線段圍成8型，每一段包含一個發(fā)光二極管，外加正向電壓時二極管導(dǎo)通，發(fā)出清晰的光，有紅、黃、綠等色。可以按照相關(guān)的規(guī)律控制各個發(fā)光段的亮、滅，這樣就能達(dá)到顯示各種字形或者符號的目的。，以及共陰式的連接法和驅(qū)動原理。 七段數(shù)碼管電路圖BCD七段譯碼器的輸入時一位BCD碼（以D、C、B、A表示），輸出是數(shù)碼管各段的驅(qū)動信號（以Fa~Fg表示），也稱4——7譯碼器。若用它驅(qū)動共陰極LED數(shù)碼管，則輸出應(yīng)為高有效，即輸出高1時，相應(yīng)顯示段發(fā)光。例如，當(dāng)輸入8421碼DCBA=0100時，應(yīng)顯示4，即要求同時點亮b、c、f、g段，熄滅a、d、e段，故譯碼器的輸出應(yīng)為Fa~Fg=0110011，這也是一組代碼，常稱為段碼。同理，根據(jù)組成0~9這10個字形的要求可以列出8421BCD七段譯碼器的真值表。 七段譯碼器真值表主要程序設(shè)計如下：LIBRARY IEEE 。USE 。ENTITY DECL7S ISPORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) 。END 。ARCHITECTURE one OF DECL7S IS BEGINPROCESS( A )BEGINCASE A ISWHEN 0000 = LED7S =0111111 。WHEN 0001 = LED7S =0000110 。WHEN 0010 = LED7S =1011011 。WHEN 0011 = LED7S =1001111 。WHEN 0100 = LED7S =1100110 。WHEN 0101 = LED7S =1101101 。WHEN 0110 = LED7S =1111101 。WHEN 0111 = LED7S =0000111 。WHEN 1000 = LED7S =1111111 。 WHEN 1001 = LED7S =1101111 。WHEN 1010 = LED7S =1110111 。WHEN 1011 = LED7S =1111100 。WHEN 1100 = LED7S =0111001 。WHEN 1101 = LED7S =1011110 。WHEN 1110 = LED7S =1111001 。WHEN 1111 = LED7S =1110001 。WHEN OTHERS = NULL 。END CASE 。END PROCESS 。END 。 譯碼顯示的實現(xiàn)：模塊外部信號端口：A：密碼信號輸入端口，提供密碼信號輸入。LED7S：密碼鎖狀態(tài)信號顯示燈，提供狀態(tài)顯示信號。5 系統(tǒng)仿真 系統(tǒng)的有關(guān)編譯與仿真在計算機輔助電子系統(tǒng)設(shè)計出現(xiàn)以前，人們一直采用傳統(tǒng)的硬件電路設(shè)計方法來設(shè)計系統(tǒng)的硬件。這種硬件設(shè)計方法的主要特點是：（1）采用自底向上的設(shè)計方法；（2）采用通用的邏輯器件；（3）在系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試；（4）主要設(shè)計文件是電原理圖。傳統(tǒng)的硬件電路設(shè)計方法已經(jīng)沿用幾十年，是目前廣大電子工程師所熟悉和掌握的一種方法。隨著電子技術(shù)和計算機的飛速發(fā)展，一種嶄新的、采用硬件描述語言的硬件電路設(shè)計方法已經(jīng)興起。EDA(電子設(shè)計自動化)技術(shù)是90年代電子設(shè)計的最新技術(shù)，能使電子系統(tǒng)設(shè)計人員在計算機上完成電路的設(shè)計、分析、仿真、指標(biāo)測試，直到印刷電路板的自動化設(shè)計，它的出現(xiàn)給硬件電路設(shè)計帶來一次重大的變革。利用EDA技術(shù)進行電子系統(tǒng)的設(shè)計，具有以下幾個特點：（1）用軟件的方式設(shè)計硬件；（2）用軟件的方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的；（3）設(shè)計過程中可用有關(guān)軟件進行各種仿真；（4）系統(tǒng)可現(xiàn)場編程，在線升級；（5）整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計的發(fā)展趨勢。本節(jié)主要是闡述設(shè)計在Quartus 。在Quartus ，我們需要建立一個工程，在工程中我們要把設(shè)計文件加入工程中；然后選擇仿真器和綜合器類型值得注意的是如果選擇默認(rèn)的“NONE”,表示選擇Quartus II軟件中自帶的仿真器和綜合器，結(jié)合自己的設(shè)計，在此我選擇默認(rèn)項“NONE”；最后選擇目標(biāo)芯片。在“Family”欄選擇芯片系列，在此我選擇“Cyclone II”系列再選擇此系列的具體芯片EP2C35F484C6。工程建立以后，可以進行源程序的編譯。選擇“Processing”Start Compilation,啟動全程編譯。 去抖模塊的仿真，由圖上可以看出，原來的彈跳現(xiàn)象經(jīng)過防抖電路處理后已經(jīng)清除了， 鍵盤輸入防抖電路的仿真結(jié)果圖 由圖中可以看出，鍵盤掃描出的信號彈跳現(xiàn)象可以得到改善。 密碼鎖輸入電路的仿真電路原理圖5. 2：圖5. 2密碼輸入電路原理圖，圖中的輸出信號kscan，是為便于仿真時觀察中間結(jié)果而增加的觀測點的輸出。 密碼鎖輸入電路仿真結(jié)果圖輸入信號KEY_IN[2..0]依序依011－101－110－011－101的順序周期性循環(huán)，對鍵盤進行掃描。如有按鍵發(fā)生，鍵盤掃描輸出信號CLK_SCAN做出反應(yīng)。 密碼鎖控制電路的仿真：。 密碼鎖控制電路仿真結(jié)果圖 系統(tǒng)整體仿真設(shè)置新密碼部分（初始時有出廠時設(shè)置的密碼為“0000”，用戶設(shè)置的新密碼為“”0622），: 密碼鎖系統(tǒng)整體電路仿真結(jié)果圖上鎖部分（按下“*11” 時表示上鎖，設(shè)置完畢后上鎖鍵ENLOCK有效），： 密碼鎖系統(tǒng)整體電路仿真結(jié)果圖(二) 數(shù)碼管譯碼器仿真： 密碼鎖顯示電路原理圖A為4位輸入，為BCD碼格式，通過譯碼電路，輸出7位譯碼，在LED數(shù)碼管上顯示相應(yīng)的數(shù)字信息。： 密碼鎖顯示電路仿真結(jié)果圖6 .結(jié)束語本系統(tǒng)是基于FPGA來完成的，用現(xiàn)有資源PC機、便攜式EDA/SOPC/DSP實驗系統(tǒng), Quartus II 。本系統(tǒng)經(jīng)過詳細(xì)設(shè)計，代碼編譯仿真等，實現(xiàn)了一個簡單的電子密碼鎖。設(shè)計的重點在于控制模塊的設(shè)計，因為此模塊是整個系統(tǒng)的核心，因此在這個模塊中花的時間也是最多的，在整體仿真中，能從仿真圖上看到功能的具體實現(xiàn)，但是仿真圖不能完全仿真顯示完所有的仿真結(jié)果，這個問題一直是比較困惑的，考慮許久，判定是時鐘信號給的不夠多造成后面無法完全顯示完成吧，可能還有一些問題沒考慮到吧，系統(tǒng)也存在一定的不足，由于時間上的限制和環(huán)境的限制，比如在顯示模塊做的比較簡單，還有報警模塊等，都沒真正的考慮完全，這些都有待以后提高。致 謝在論文完成之際，我要特別感謝我的指導(dǎo)老師XX老師的熱情關(guān)懷和悉心指導(dǎo)。在我撰寫論文的過程中，XX老師傾注了大量的心血和汗水，無論是在論文的選題、構(gòu)思和資料的收集方面，還是在論文的研究方法以及成文定稿方面，我都得到了XX老師悉心細(xì)致的教誨和無私的幫助，特別是他廣博的學(xué)識、深厚的學(xué)術(shù)素養(yǎng)、嚴(yán)謹(jǐn)?shù)闹螌W(xué)精神和一絲不茍的工作作風(fēng)使我終生受益，在此表示真誠地感謝和深深的謝意。 在論文的寫作過程中，也得到了許多同學(xué)的寶貴建議，同時還到許多在工作過程中許多同事的支持和幫助，在此一并致以誠摯的謝意。 感謝所有關(guān)心、支持、幫助過我的良師益友。 最后，向在百忙中抽出時間對本文進行評審并提出寶貴意見的各位專家表示衷心地感謝！再次感謝所有關(guān)心和支持我的老師，朋友和我的家人，感謝他們對我的關(guān)心和支持。參考文獻(xiàn) [1] ,2006,(01):64[2] ,2006,(10):240241[3] 王衛(wèi)兵,劉克剛,2005,(01):2628[4] 趙益丹,徐曉林,、,2003,15(S1):103105[5] 陸重陽,2003,(01):57[6] ,2005,(02):8285[7] ,2005,(19):9093[8] K. Benkrid, A. Benkrid and S. Belkacemi .Efficient FPGA hardware development: A multilanguage approach .Journal of Systems Architectur e,2007(04):184209[9] Altera, Novas Team for FPGA Visibility Enhancement .Electronic News (North America).2006,(11):12[10] ,1998,(11):3334,72[11] :清華大學(xué)出版社,2004:162181,239280,329332[12] 羅杰, 2002,24(04):15[13] 曹建國, 王威, 王丹. , 2006,18(04)：7779[14] 譚會生，:西安電子科技大學(xué)出版社,6485[15] ,2005,22(02):218220[16] Wayne Wolf．基于FPGA的系統(tǒng)設(shè)計：英文版．北京：機械工業(yè)出版社，2005 39