【正文】 的電壓迅速下降產(chǎn)生復位信號，使處理器得到復位。注意，該電路中的集成電路要使用施密特觸發(fā)器，否則達不到預期效果。更好的上電復位電路應使用專用上電復位集成電路，對電源電壓進行精確監(jiān)視（電壓下跌幅度、下跌持續(xù)時間等），當電源電壓惡化到一定程度的時候，產(chǎn)生復位信號。 時鐘信號的驅(qū)動理想的時鐘信號是一串無限連續(xù)的脈沖，除電平要求外，其邊沿應非常陡峭，有些系統(tǒng)還要求時鐘具有50％的占空比。從EMC的角度來看，理想的時鐘信號是一個輻射源，會產(chǎn)生很強的EMC干擾。在交換機系統(tǒng)中周期性的重復傳輸固定碼（比如54H碼）實際上也會產(chǎn)生EMC干擾并對相鄰信號線產(chǎn)生嚴重干擾。 之所以對時鐘信號進行單獨討論是因為在數(shù)字系統(tǒng)中，整個系統(tǒng)的工作都以時鐘信號為參考，時鐘信號的優(yōu)劣直接關系到系統(tǒng)的工作質(zhì)量。時鐘信號從時鐘源出發(fā)、經(jīng)過驅(qū)動、線路傳輸，最后到達負載端的時候，很難保持其在時鐘源時的模樣。在負載端看到的時鐘信號可能發(fā)生上升、下降沿的改變，也可能發(fā)生占空比的變化，還可能有到達不同負載的時間發(fā)生改變（相位變化）的問題等。 由于時鐘信號的占空比要求，對時鐘信號的驅(qū)動需要認真考慮。經(jīng)過不同系列的器件傳輸時，占空比的變化是不同的。這主要是因為各個系列的器件的轉(zhuǎn)換電平不同。比如，HC系列器件的轉(zhuǎn)換電平為其電源電壓的1/2，基本上在VIH/2；，并不在VIH/2處。如下圖是對信號相關參數(shù)的定義：其中：VT表示信號的開關門限電平，不同系列集成電路其開關門限電平各不相同。可以看出，如果輸入信號的tr、tf足夠小的話，開關門限電平對信號占空比的影響就相應小。 在需要多路時鐘信號的系統(tǒng)中或需要對時鐘進行多級傳輸?shù)南到y(tǒng)中采用專用的時鐘驅(qū)動器件是比較好的選擇。專用時鐘驅(qū)動器件有較固定并且小的傳輸時延、各路輸出間的相位差很小、輸出信號具有較小的tr和tf （≤2ns49FCT3805），并且其輸入僅為一個負載。而使用普通邏輯器件作為時鐘驅(qū)動來使用存在傳輸時延變化大、各輸出間相位差大等缺點。為保證時鐘到達不同負載的相位相同，僅采用專用時鐘驅(qū)動器件還不夠，還要考慮匹配、線長、負載等因素?？梢圆扇∫韵乱恍┐胧﹣砜刂疲簄 注意驅(qū)動器的傳輸延遲；n 在時鐘的傳輸路徑上使用相同的驅(qū)動器；n 平衡各路徑的線路延遲；n 使用相同的線路匹配方法；n 平衡各路徑的負載，有時可能需要在負載處增加電容來達到。 為減小時鐘信號的EMC，應在電路設計或PCB布板時采取以下措施：n 設計獨立的電源、地平面；n 減小時鐘線與電源或地的距離；n 使用小封裝器件；n 減小時鐘驅(qū)動器的tr/tf。n 使用差分傳輸方式；n 使用低壓傳輸如LVDS/GTL。 控制信號的匹配方法在數(shù)字電路設計中，可以將信號分為兩類，一類是普通的信號，普通信號如數(shù)據(jù)、地址、TDM線等，對信號質(zhì)量的要求主要是高電平輸入電壓、低電平輸入電壓、噪聲大小等；另一類是時鐘、計算機的讀、寫等控制信號，對此類信號的質(zhì)量要求除需要滿足普通信號的要求外，我們更關心信號的上升/下降沿質(zhì)量。信號的傳輸方式主要有點到點的傳輸方式和點到多點的傳輸方式。匹配方式由源端串聯(lián)匹配和終端并聯(lián)匹配。n 點到點傳輸方式：下面是是一個關于終端匹配類型、負載電容、線長對線路延時影響的例子：測試條件： ns，傳輸線阻抗為75Ω，傳輸線延遲為180 ps/inch (FR4 stripline at 25176。C)。上圖所示的是采用源端串聯(lián)匹配方法和不匹配時的傳輸線延遲情況，源端串聯(lián)匹配的傳輸線會增加信號的傳輸延遲（取決于串聯(lián)電阻和負載電容），但不會在線路上形成振蕩；沒有匹配的信號線的傳輸延遲較小（取決于傳輸線的等效電感和負載電容），但會對信號產(chǎn)生全反射并形成振蕩。另外一個例子說明源端串聯(lián)匹配和終端匹配及負載的關系：圖中，驅(qū)動器的輸出阻抗為10Ω，傳輸線阻抗為50Ω， CLK17的負載輸入電容為3pF，CLK8的負載輸入電容為12pF。CLK17采用源端匹配，附加延遲大約為Z0CIN＝503＝150ps；CLK8也采用源端匹配，附加延遲大約為Z0CIN＝5012＝600ps；CLK8采用終端匹配方式如圖中的ALT C，其附加延遲大約為(1/2)Z0CIN＝2512＝300ps；終端匹配方式減小了信號延遲，但會給信號帶來反射，反射的幅度大約為(1/2)Z0CIN/Tr。圖中同時說明采用減小源端串聯(lián)電阻的方法會帶來過沖問題。n 點到多點方式：我們平時用的最多的控制類信號地分配形式是相同負載、不同線路長度的點到點方式和點到多點方式。在相同負載、不同線路長度的點到點控制類信號分配方式中，經(jīng)過匹配的線路，影響信號相位的主要因素是線路的長度。如果不考慮此影響的話，其設計同點到點的信號設計。在相同負載、不同線路長度的點到多點控制類信號分配方式中，靠近驅(qū)動器的信號將受到反射信號的干擾?？刂祁愋盘柕淖杩蛊ヅ洌呵懊嬲鹿?jié)已經(jīng)講述了信號在什么情況下需要采取阻抗匹配措施，具體到如何進行匹配，采用什么方法進行匹配，需要考慮多方面的因素，下面具體描述阻抗匹配的方法及原理。216。 源端串聯(lián)匹配：源端串聯(lián)匹配的理論出發(fā)點是在信號源端阻抗低于傳輸線特征阻抗的條件下，在信號源端和傳輸線之間串接一個電阻，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，從而抑制從負載反射回來的信號發(fā)生再次反射。其特點是：n 由于串聯(lián)匹配電阻的作用，驅(qū)動信號傳播時以其輸出幅度的50％向負載傳播；n 信號在負載端的反射系數(shù)接近＋1，因此反射信號的幅度接近原始信號幅度的50％；n 反射信號與源端傳播的信號疊加，使負載端接受的信號與原始信號的幅度近似相同；n 負載端反射信號向源端傳播，到達源端后被匹配電阻吸收；n 反射信號到達源端后，源端驅(qū)動電流降為0，直到下一次信號傳輸；串聯(lián)匹配成敗的關鍵在于匹配電阻的選取。選取的原則是：串聯(lián)電阻與驅(qū)動器的輸出阻抗之和等于傳輸線的特征阻抗。理想的驅(qū)動器的輸出阻抗為零，實際的驅(qū)動器輸出阻抗不僅不為零，而且受多種因素的影響而在一個較大的范圍變化。這些因素包括：輸出是高電平還是低電平、電源電壓、不同批次生產(chǎn)的芯片間、不同廠家的芯片、不同的溫度條件下等等。集成電路輸出阻抗計算方法：下圖是集成電路輸出部分的等效模型，其中VOH(nl) (nl = no load)是無負載時的高電平輸出電壓，VOL(nl) 是無負載時的低電平輸出電壓，這兩個參數(shù)在集成電路的數(shù)據(jù)手冊中沒有提供，通常按如下估算，對于MOS器件：VOH(nl) = VCCVOL(nl) = GND；對于雙極型器件：VOH(nl)= VCC – V(TTL)/ VCC – V(LS)VOL(n1)＝ V數(shù)據(jù)手冊給出VOHMIN@IOH、MOLMAX@IOL，于是等效輸出阻抗可按下式計算：下表的數(shù)據(jù)根據(jù)以上公式計算得出：單位：ΩDM74LS244SN74HC244SN74ABT244A74LVC24474LVT244ROH14050～602525ROL33～43410一種匹配方法是相對較弱的匹配，：1（如200/665/20），這樣，反射系數(shù)不大于53%，經(jīng)過5次反射后的反射信號幅度將只有原信號的5%。此時用時鐘信號來采樣該信號是比較安全的。該方法對時鐘類控制信號不適用。另一種方法是精確的匹配，選用輸出阻抗較小、阻抗變化范圍小的驅(qū)動器。如輸出阻抗在1～10Ω的驅(qū)動器，盡管阻值的變化相對較大（10倍），但相對于50Ω的線路阻抗還是變化較小，選擇45Ω的串聯(lián)電阻，這時的輸出阻抗在46～55Ω之間。%～%之間。是比較理想的匹配。但鏈狀拓撲結(jié)構(gòu)不適合使用源端串聯(lián)匹配法，源端串聯(lián)匹配法要求所有的負載必須接到傳輸線的末端，否則，接到傳輸線中間的負載得到輸入信號是有臺階的信號，信號在此時處于連接不定狀態(tài)，信號的噪聲容限很低。點到點的時鐘分配方式適合采用源端匹配法（非差分時鐘信號）。216。 并聯(lián)終端匹配并聯(lián)終端匹配的理論出發(fā)點是在信號源端阻抗很小的情況下，通過增加并聯(lián)電阻使負載端輸入阻抗與傳輸線的特征阻抗匹配，達到消除負載端反射的目的。其特點是：n 驅(qū)動信號以滿幅度沿傳輸線傳播；n 所有的反射都被匹配電阻吸收；n 負載端接受到的信號幅度與源端發(fā)送的信號幅度近似相同；實現(xiàn)并聯(lián)終端匹配的形式有單電阻和雙電阻兩種。單電阻并聯(lián)匹配法由于要求并聯(lián)電阻等于傳輸線特征阻抗，所以要求驅(qū)動器有很大的驅(qū)動能力。比如傳輸線的特征阻抗為50Ω，則并聯(lián)電阻（假設對地連接）也為50Ω，為保證接收器的輸入高電平在2V以上（TTL），要求驅(qū)動器的高電平電流輸出能力達40mA以上。雙電阻的并聯(lián)匹配要求的驅(qū)動器輸出電流比單電阻小。這是因為兩個電阻的并聯(lián)值等于傳輸線的特征阻抗，每個電阻都比傳輸線的特征阻抗大。兩個電阻的選擇原則是：n 其并聯(lián)值等于傳輸線特征阻抗；n 上拉電阻值不能太小，以免增加驅(qū)動器的低電平驅(qū)動電流；n 下拉電阻不能太小，以免增加驅(qū)動器的高電平驅(qū)動電流；由于在終端并聯(lián)匹配方式中的傳輸線上沒有反射信號，所以適用于點到點及點到多點的時鐘分配方式（非差分時鐘信號）。缺點是直流功耗較大。綜上所述，對于非差分控制類信號的匹配，需要根據(jù)分配方案進行選擇，各種方法各有其優(yōu)缺點。點到點分配方案：可采用源端串聯(lián)匹配，也可采用終端并聯(lián)匹配。區(qū)別主要是串聯(lián)匹配的信號傳輸延遲大，并聯(lián)匹配要求驅(qū)動器的驅(qū)動能力高；點到多點分配方案：在鏈接形式時采用并聯(lián)終端匹配的方法。在星型連接時可有條件的采用源端串聯(lián)匹配（見附錄文件series ）的方法； 差分信號一般采用終端匹配。 規(guī)范中，對信號線（非時鐘、點到多點）采用的反射波轉(zhuǎn)換法即是采用相對弱的驅(qū)動器為負載提供部分驅(qū)動，反射波提供其余部分驅(qū)動，用時鐘采樣原信號和反射信號的混合信號；而對時鐘信號則進行單獨處理。6 PCB設計 布線阻抗受控信號線是信號在電路板上傳輸良好媒介，良好的匹配將確保信號的抗干擾性能。不適當?shù)牟季€可能導致噪聲的引入。216。 避免傳輸線的阻抗不連續(xù)，阻抗不連續(xù)點就是傳輸線突變的點，可引入信號的反射，如直拐角、過孔等。所以應注意：n 避免走直拐角，盡量使用下圖c和d的布線方式；n 盡可能少用過渡孔，因為每一個過孔都是一個阻抗不連續(xù)點；n 外層的信號避免通過內(nèi)層，內(nèi)層的信號也避免布到外層。因為內(nèi)層信號線屬于帶狀線，而外層信號屬于微波線，兩種不同類型的傳輸線的阻抗不同，存在阻抗反射。216。 避免布出下圖a）的線，如果分支的線長度很短，只需要在傳輸線的終端匹配即可。如果分支線長度較長，分支線就成為一條條的傳輸線，并產(chǎn)生反射，此時可采用b）的布線方式，并在兩條線的終端匹配。216。 數(shù)字電源、模擬電源盡可能分別走線；216。 數(shù)字地、模擬地分別走線，在電流板的入口處和一；216。 盡可能增大線間距，相鄰導線間距必須能滿足電氣安全要求，而且為了便于操作和生產(chǎn)，間距也應盡量寬些。最小間距至少要能適合承受的電壓。這個電壓一般包括工作電壓、附加波動電壓以及其它原因引起的峰值電壓；216。 導線寬度在大電流情況下要考慮其溫升，單面板實驗表明，當銅箔厚度為50μm、導線寬度1～、通過電流2A時，溫升很小，因此，一般選用1～；216。 接地和電源的圖形盡可能要與數(shù)據(jù)的流動方向平行，這可有效抑制噪聲；多層印制線路板可采取其中若干層作屏蔽層，電源層、地線層均可視為屏蔽層，一般地線層和電源層設計在多層印制線路板的內(nèi)層，信號線設計在內(nèi)層和外層。 去耦電容從原理分析可知，高頻濾波電容的作用是一，濾除沿電源傳導過來的高頻干擾；二，及時補充器件高速工作時所需的尖峰電流。而電源電流的流動是有方向性的，所以，正確的濾波電容放置位置是在電源入的方向和器件電源端子之間，放置不當（如按電源線入、器件、去耦電容的順序放置，去耦電容離器件電源端子較遠等）將起不到很好的濾波效果。 下圖是使用插裝電容和表貼電容的布放示意，電源應先接到去耦電容再接到器件的電源端子。7 系統(tǒng)可靠性測試 環(huán)境適應性測試216。 高溫測試（高溫運行、高溫貯存）；216。 低溫測試（低溫運行、低溫貯存）；216。 高低溫交變測試（溫度循環(huán)測試、熱沖擊測試）；216。 高溫高濕測試（濕熱貯存、濕熱循環(huán)）；216。 機械振動測試（隨機振動測試、掃頻振動測試）；216。 汽車運輸測試（模擬運輸測試、碰撞測試）；216。 機械沖擊測試；216。 開關電測試； 216。 電源拉偏測試；216。 冷啟動測試；216。 鹽霧測試； 216。 淋雨測試；216。 塵砂測試； EMC測試216。 傳導發(fā)射；216。 輻射發(fā)射；216。 靜電抗擾性測試；216。 電快速脈沖串抗擾性測試；216。 浪涌抗擾性測試；216。 射頻輻射抗擾性；216。 傳導抗擾性：216。 電源跌落抗擾性；216。 工頻磁場抗擾性；216。 電力線接觸；216。 電力線感應； 其它測試216。 外觀測試；附著力測試；耐磨性測試；耐醇性測試；硬度測試；耐手汗測試；耐化妝品測試；216。 壽命測試；某一器件中活動部件的活動次數(shù)；某一配件（如電視的搖控器）的使用壽命；兩個器件撥插聯(lián)結(jié)的撥插次數(shù)；216。 軟件測試；基本性能測試；兼容性；邊界測試；競爭測試；壓迫測試；異常條件測試；8 參考資料216。 單片機應用系統(tǒng)抗干擾設計――216。 MCS51單片機系統(tǒng)應用設計――何立民216。 PCI系統(tǒng)結(jié)構(gòu)――Tom Shanley Don Anderson216。 高速電路板設計技術――216。 可靠性基礎――216。 High speed digital design――216。 阻抗匹配的研究――2003－9－23 上海泰齊科技網(wǎng)9 附錄series 63