【正文】 ***********//**************************************************函數(shù)：CheckButtons()描述： 檢查按鍵是否按下，按下則發(fā)送一字節(jié)數(shù)據(jù)/**************************************************/void init() //計(jì)數(shù)器終端初始化 { num=0。 TMOD=0x11。 TH0=0xff。 TL0=0xff。 EA=1。 ET0=1。 }void inter() interrupt 1 using 1//計(jì)數(shù)器0 { TH0=temp_TH0。 TL0=temp_TL0。 beer=!beer。 }void delay(int z) //延時(shí)子程序 { int x,y。 for(x=z。x0。x) for(y=110。y0。y)。 } void sound(unsigned char a) //按鍵發(fā)聲子程序 { switch(a) { case 1:num=0。break。 case 2:num=1。break。 case 3:num=2。break。 case 4:num=3。break。 case 5:num=4。break。 case 6:num=5。break。 case 7:num=6。break。 case 8:num=7。break。 } temp_TH0=lab[num]/256。 temp_TL0=lab[num]%256。 }void CheckButtons(void){ bit txflag。 uchar i。 keyscan()。// if(key!=16)// {// keyvalue=key。// // }// sound(keyvalue)。 if (0=keyamp。amp。key=9) { dispbit=0xff。 TX_BUF[i]=key。 transflag=1。// i++。// if(i==4) // {// i=0。// txready=1。// }// } //// if(txready==1 ) // {// txready=0。// transflag=0。 TX_Mode(TX_BUF)。 // 把nRF24L01設(shè)置為發(fā)送模式并發(fā)送數(shù)據(jù) txflag=Check_ACK()。 // 等待發(fā)送完畢，清除TX FIFO } }/**************************************************//**************************************************函數(shù)：main()描述： 主函數(shù)/**************************************************/void main(void){ uchar i。 init_io()。 // 初始化IO RX_Mode()。 // 設(shè)置為接收模式 init()。 while(1) { CheckButtons()。 // 按鍵掃描 RX_Mode()。 sta = SPI_Read(STATUS)。 // 讀狀態(tài)寄存器 if(RX_DR) // 判斷是否接受到數(shù)據(jù) { SPI_Read_Buf(RD_RX_PLOAD, RX_BUF, TX_PLOAD_WIDTH)。 TR0=1。 // 從RX FIFO讀出數(shù)據(jù) } SPI_RW_Reg(WRITE_REG + STATUS, sta)。 if(transflag==0) // 接受完成 { dispseg=showtab[RX_BUF[i]]。 dispbit=0xf7。// if(RX_BUF[i]!=16)// {// keyvalue=RX_BUF[i]。 // } sound(RX_BUF[i])。 delayms(100)。// dispbit=0xff。 TX_BUF[i]=0。 TR0=0。 } if(transflag==1) { dispseg=showtab[TX_BUF[i]]。 dispbit=0xf7。 delayms(100)。// dispbit=0xff。 RX_BUF[i]=0。 } } }/**************************************************/附錄二ifndef _API_DEF_define _API_DEF_// Define interface to nRF24L01// Define SPI pinssbit CE = P1^2。 // Chip Enable pin signal (output)sbit CSN = P1^3。 // Slave Select pin, (output to CSN, nRF24L01)sbit MISO = P1^4。 // Master In, Slave Out pin (input)sbit MOSI = P1^5。 // Master Out, Slave In pin (output)sbit IRQ = P1^6。 // Interrupt signal, from nRF24L01 (input)sbit SCK = P1^7。 // Serial Clock pin, (output)// SPI(nRF24L01) mandsdefine READ_REG 0x00 // Define read mand to registerdefine WRITE_REG 0x20 // Define write mand to registerdefine RD_RX_PLOAD 0x61 // Define RX payload register addressdefine WR_TX_PLOAD 0xA0 // Define TX payload register addressdefine FLUSH_TX 0xE1 // Define flush TX register manddefine FLUSH_RX 0xE2 // Define flush RX register manddefine REUSE_TX_PL 0xE3 // Define reuse TX payload register manddefine NOP 0xFF // Define No Operation, might be used to read status register// SPI(nRF24L01) registers(addresses)define CONFIG 0x00 // 39。Config39。 register addressdefine EN_AA 0x01 // 39。Enable Auto Acknowledgment39。 register addressdefine EN_RXADDR 0x02 // 39。Enabled RX addresses39。 register addressdefine SETUP_AW 0x03 // 39。Setup address width39。 register addressdefine SETUP_RETR 0x04 // 39。Setup Auto. Retrans39。 register addressdefine RF_CH 0x05 // 39。RF channel39。 register addressdefine RF_SETUP 0x06 // 39。RF setup39。 register addressdefine STATUS 0x07 // 39。Status39。 register addressdefine OBSERVE_TX 0x08 // 39。Observe TX39。 register addressdefine CD 0x09 // 39。Carrier Detect39。 register addressdefine RX_ADDR_P0 0x0A // 39。RX address pipe039。 register addressdefine RX_ADDR_P1 0x0B // 39。RX address pipe139。 register addressdefine RX_ADDR_P2 0x0C // 39。RX address pipe239。 register addressdefine RX_ADDR_P3 0x0D // 39。RX address pipe339。 register addressdefine RX_ADDR_P4 0x0E // 39。RX address pipe439。 register addressdefine RX_ADDR_P5 0x0F // 39。RX address pipe539。 register addressdefine TX_ADDR 0x10 // 39。TX address39。 register addressdefine RX_PW_P0 0x11 // 39。RX payload width, pipe039。 register addressdefine RX_PW_P1 0x12 // 39。RX payload width, pipe139。 register addressdefine RX_PW_P2 0x13 // 39。RX payload width, pipe239。 register addressdefine RX_PW_P3 0x14 // 39。RX payload width, pipe339。 register addressdefine RX_PW_P4 0x15 // 39。RX payload width, pipe439。 register addressdefine RX_PW_P5 0x16 // 39。RX payload width, pipe539。 register addressdefine FIFO_STATUS 0x17 // 39。FIFO Status Register39。 register addressendif /* _API_DEF_ */43