【正文】 定范圍的各種頻率比值。本設(shè)計(jì)中從Available Megafunctions對(duì)話方框中的I/O目錄選擇altpll宏功能，設(shè)置文件名稱及語(yǔ)言，在這里文件名為pll5_2，語(yǔ)言為VHDL語(yǔ)言，點(diǎn)擊確定后，在altpll MegaWizard外掛插件管理器中General/Modes設(shè)置目標(biāo)器件為Cyclone，時(shí)鐘輸入頻率是50M，只要inclk0輸入與才c0輸出兩個(gè)端口，其他為默認(rèn)選項(xiàng)。pll輸出端口只要c0，在下頁(yè)的倍頻/分頻系數(shù)中設(shè)置為12/25，其他選項(xiàng)默認(rèn)，直到最后完成。在QuartusII中打開所生成的VHDL語(yǔ)言即可使用。 圖430 原理圖 圖431 fenpin160 原理圖這兩個(gè)模塊結(jié)構(gòu)相似，原理相同，都只有一個(gè)時(shí)鐘輸入與一個(gè)時(shí)鐘輸出，且二者的時(shí)鐘輸入是相同的， 分頻模塊。，內(nèi)部有一個(gè)3進(jìn)制計(jì)數(shù)器，輸入時(shí)鐘每來(lái)一個(gè)上升沿，計(jì)數(shù)器就自動(dòng)加一，當(dāng)計(jì)數(shù)器加到三時(shí)，輸出一個(gè)高電平，否則輸出低電平。這樣，就產(chǎn)生了一個(gè)原時(shí)鐘的3分頻時(shí)鐘。160分頻同理。，輸出為150Khz功能是為串口接收模塊提供接受時(shí)鐘，此時(shí)鐘是波特率的16倍。，此模塊的功能是實(shí)現(xiàn)頻率的三分頻，從仿真圖上可以看出輸入頻率clk40每經(jīng)過(guò)三個(gè)上升沿，輸出頻率clk8出現(xiàn)一個(gè)上升沿，顯而易見，此模塊是正確的。 圖432 圖433 ，此模塊是實(shí)現(xiàn)160分頻，輸入頻率周期clk40為10ns。能夠?qū)崿F(xiàn)160分頻。167。 地址發(fā)生器模塊圖434 原理圖 。此模塊有三個(gè)輸入一個(gè)輸出，輸入為：復(fù)位輸入rst；頻率系數(shù)輸入n；時(shí)鐘輸入clk，輸出為地址dout，共有12位地址線。功能是根據(jù)頻率系數(shù)n的不同，產(chǎn)生不同步進(jìn)的地址間隔。實(shí)現(xiàn)原理為：當(dāng)頻段選在2M時(shí)，地址發(fā)生器模塊時(shí)鐘為8M，n的取值在0～359之間，當(dāng)n為0時(shí)產(chǎn)生的波形頻率應(yīng)該為205Khz，當(dāng)n為359時(shí)產(chǎn)生的頻率為2Mhz，由于ROM表中一共有一個(gè)周期1600個(gè)點(diǎn)，205Khz為地址步進(jìn)為41個(gè)點(diǎn)，2Mhz是地址步進(jìn)400個(gè)點(diǎn)，相當(dāng)于每個(gè)周期由四個(gè)點(diǎn)組成。在算法的實(shí)現(xiàn)上做了一個(gè)0到1599的加法器，但步進(jìn)是和n有關(guān)的，步進(jìn)為n+41；得到的加值即為各個(gè)地址。，rst為模塊置位端，為高電平時(shí)有效。clk是地址發(fā)生器的發(fā)生時(shí)鐘，n+41為地址步進(jìn)間隔，由圖可以看出當(dāng)n為16時(shí)，數(shù)據(jù)輸出dout的值為1371431491546（1549的下一個(gè)數(shù)位6是因?yàn)榈刂纷畲笾禐?599）等步進(jìn)為57，當(dāng)n為80時(shí)，數(shù)據(jù)輸出dout的值為120，241，362，483等步進(jìn)間隔為121。由此可見，此模塊也是正確的。 圖435 167。 ROM表查詢模塊ROM表查詢模塊圖436，在本設(shè)計(jì)中有三個(gè)分別為：；；。此三個(gè)模塊都需要初始化ROM及在利用定制rom元件。此三個(gè)模塊的功能就是根據(jù)地址發(fā)生器產(chǎn)生的地址，把此地址中相應(yīng)的波形數(shù)據(jù)讀出來(lái)。首先要先做一個(gè)初始化ROM。在這里本設(shè)計(jì)就以C程序來(lái)實(shí)現(xiàn)1600個(gè)點(diǎn)的正弦波，三角波，方波的ROM初始化的。首先正弦波為例寫如下C程序：圖436 Rom模塊原理圖include include main(){int i；float s；for(i=0；i1600；i++){s=sin(atan(1)*i/200)；printf(%d:%d；\n，i，(int)((s+)*))；}}。有生成的初始化ROM，就可以用QuartusII自帶的IP核生成ROM程序。下圖4343439分別對(duì)應(yīng)這三個(gè)模塊的波形仿真圖。圖中的address為rom表地址輸入，q為對(duì)應(yīng)address地址的數(shù)據(jù)輸出。由rom的初始化數(shù)據(jù)可知，在圖中address地址所對(duì)應(yīng)的數(shù)據(jù)都是正確的，這三個(gè)ROM查詢模塊是正確的。 圖437 圖438 圖439 167。 波形選擇模塊圖440 ，此模塊有四個(gè)輸入，一個(gè)輸出。四個(gè)輸入： 三角波數(shù)據(jù)輸入sanjiao；正弦波數(shù)據(jù)輸入zhengxuan；方波數(shù)據(jù)輸入fabo這三個(gè)輸入數(shù)據(jù)類型都為std_logic_vector；還有一個(gè)波形類型參數(shù)n，整型范圍為02，輸出為qout，數(shù)據(jù)類型為std_logic_vector，是一個(gè)8位二進(jìn)制數(shù)據(jù)。波形選擇模塊的功能就是三選一，選擇三種波形中的一種作為輸出。當(dāng)n的值為0時(shí)是三角波；當(dāng)n的值為1時(shí)是正弦波；當(dāng)n的值為2時(shí)為方波。程序?qū)崿F(xiàn)方法是對(duì)n值進(jìn)行判斷如果n值為0，把三角波數(shù)據(jù)送到輸出端；如果n值為1，把正弦波數(shù)據(jù)送到輸出端；如果n值為2，把方波數(shù)據(jù)送到輸出端。如下43表：表43 選擇模塊功能表n值輸出0sanjiao[7..0]1zhengxian[7..0]2fangbo[7..0]下圖441為波形選擇模塊xuan3_1的仿真波形圖，此模塊的功能就是一個(gè)三選一，當(dāng)波形類型n為時(shí)，輸出三角波；當(dāng)波形類型n為1時(shí)，輸出正弦波；當(dāng)波形類型n為2時(shí)，輸出方波。仿真圖中的方波輸入端fabo值為32；三角波輸入端sanjiao值為16；正弦波輸入端zhengxuan值為2。當(dāng)n值為0時(shí)數(shù)據(jù)輸出dout為16，等于選擇的是三角波；當(dāng)n值為1時(shí)數(shù)據(jù)輸出dout為2，等于選擇的是正弦波；當(dāng)n值為2時(shí)數(shù)據(jù)輸出dout為32，等于選擇的是方波。驗(yàn)證模塊正確。 圖441 167。 幅值調(diào)節(jié)模塊 圖442 。它有三個(gè)輸入：波形數(shù)據(jù)din，數(shù)據(jù)類型為范圍為0255的整型；峰峰值系數(shù)fuzhi，數(shù)據(jù)類型為084的整型，時(shí)鐘端clk ，用于同步數(shù)據(jù)； 一個(gè)輸出dout輸出范圍為0到255的整型。此模塊的主要功能是對(duì)輸出波形的峰峰值加以調(diào)整如最大D/，可有85個(gè)峰峰值段調(diào)節(jié)，由于n最小時(shí)峰峰值最大，則它的轉(zhuǎn)換算法為dout=din*fuzhi/85。程序?qū)崿F(xiàn)方法為：每當(dāng)一個(gè)clk上升沿來(lái)臨時(shí)，都會(huì)發(fā)生一次轉(zhuǎn)換， dout=din*fuzhi/85。根據(jù)fuzhi的不同得到不同峰峰值的波形。 圖443 幅值調(diào)節(jié)模塊仿真圖如圖443，clk為同步時(shí)鐘，數(shù)據(jù)在其上升沿時(shí)變化，數(shù)據(jù)輸入din、fuzhi與數(shù)據(jù)輸出dout的關(guān)系為dout=din*fuzhi/85。由下面的波形仿真圖可知當(dāng)din為255，fuzhi為1時(shí)dout為3，fuzhi為2時(shí)dout為6……，經(jīng)計(jì)算此模塊是正確的。167。 頻段選擇模塊圖444 原理圖，他有兩個(gè)輸入：時(shí)鐘輸入端clk、頻段參數(shù)n；一個(gè)輸出dclk。此模塊的主要功能是為地址發(fā)生器產(chǎn)生不同的地址發(fā)生時(shí)鐘。，clk為時(shí)鐘輸入端，此模塊實(shí)際上是一個(gè)可調(diào)分頻系數(shù)的分頻模塊。當(dāng)輸入n的值為0時(shí)，輸出頻率等于輸入頻率，當(dāng)n的值為1時(shí)進(jìn)行10分頻；當(dāng)n的值為2時(shí)進(jìn)行百分頻，以此類推，n的取值范圍為06。下圖中看以看出n為0時(shí)的輸出與n為1時(shí)輸出與輸入的關(guān)系，可以驗(yàn)證此模塊正確。 圖445 167。 串口的編碼與解碼167。 關(guān)于串口目前RS232是PC機(jī)與通信工業(yè)中應(yīng)用最廣泛的一種串行接口。RS232被定義為一種在低速率串行通訊中增加通訊距離的單端標(biāo)準(zhǔn)。RS232采取不平衡傳輸方式，即所謂單端通訊。當(dāng)通信距離較近時(shí)，可不需要Modem，通信雙方可以直接連接，這種情況下，只需使用少數(shù)幾根信號(hào)線。最簡(jiǎn)單的情況，在通信中根本不需要RS232C的控制聯(lián)絡(luò)信號(hào)，只需三根線（發(fā)送線、接收線、信號(hào)地線）便可實(shí)現(xiàn)全雙工異步串行通信。無(wú)Modem時(shí)，最大通信距離按如下方式計(jì)算： RS232C標(biāo)準(zhǔn)規(guī)定：當(dāng)誤碼率小于4%時(shí)，要求導(dǎo)線的電容值應(yīng)小于2500PF。對(duì)于普通導(dǎo)線，其電容值約為170PF/M。則允許距離L=2500PF/（170PF/M）=15M 這一距離的計(jì)算，是偏于保守的，實(shí)際應(yīng)用中，當(dāng)使用9600bps，普通雙絞屏蔽線時(shí)，距離可達(dá)30～35米。 零Modem 的最簡(jiǎn)連線（3線制）圖446是零MODEM方式的最簡(jiǎn)單連接（即三線連接），圖中的2號(hào)線與3號(hào)線交叉連接是因?yàn)樵谥边B方式時(shí)，把通信雙方都當(dāng)作數(shù)據(jù)終端設(shè)備看待，雙方都可發(fā)也可收。在這種方式下，通信雙方的任何一方，只要請(qǐng)求發(fā)送RTS有效和數(shù)據(jù)終端準(zhǔn)備好DTR有效就能開始發(fā)送和接收。圖446 RS232三線連接1．RTS與CTS互聯(lián)：只要請(qǐng)求發(fā)送，立即得到允許。 2．DTR與DSR互聯(lián)：只要本端準(zhǔn)備好，認(rèn)為本端立即可以收（DSR、數(shù)傳機(jī)準(zhǔn)備好）。167。 串口的設(shè)置數(shù)據(jù)的通訊需要串口，因此對(duì)串口進(jìn)行設(shè)置是必不可少的，通常串口需要設(shè)置發(fā)送口，波特率，發(fā)送格式如有無(wú)奇偶校驗(yàn)等。在LabVIEW的串口配置VI中，需要設(shè)置了如下端口：?jiǎn)⒂媒K止符為flase，超時(shí)為10000（10秒），VISA資源名稱為COM1，波特率為9600，數(shù)據(jù)比特為8位，奇偶校驗(yàn)無(wú)，一位停止位，無(wú)流控制。在這里波特率的設(shè)置是根據(jù)外部能夠提供的時(shí)鐘計(jì)算出來(lái)的。通過(guò)分頻可以得到153KHz的頻率，而接收頻率為波特率的16倍，因此波特率設(shè)置為153KHz的16分頻9600。167。 串口的發(fā)送與接收串口的的發(fā)送是從低字節(jié)到高字節(jié)的，而且如果發(fā)送的數(shù)據(jù)為是8位時(shí)，數(shù)據(jù)的第四位與高四位要發(fā)生互換，因此當(dāng)發(fā)送一個(gè)字符1（31H）時(shí)，串口接收時(shí)的先后順序就為8CH(10001100)。167。 硬件連接圖447 FPGA外圍電路（DAC0832）圖448 FPGA管腳鎖定圖在本次的設(shè)計(jì)中硬件是在杭州康芯公司的GW48試驗(yàn)箱上實(shí)現(xiàn)的。圖447為在模式五下DAC0832的FPGA外圍電路。在程序下載時(shí)的管腳鎖定如上圖448；以上就為本設(shè)計(jì)的硬件連接。第5章 軟件仿真測(cè)試與實(shí)時(shí)檢測(cè)167。 LabVIEW軟件仿真測(cè)試167。 LabVIEW軟件中函數(shù)信號(hào)發(fā)生器的仿真測(cè)試下圖51為L(zhǎng)abVIEW軟件中函數(shù)信號(hào)發(fā)生器的仿真圖，由圖可知，當(dāng)頻段為20K，波形為正弦波，頻率調(diào)節(jié)為100，波形類型參數(shù)為1，頻率系數(shù)為100，頻段參數(shù)為2，峰峰值參數(shù)為72，則串口發(fā)送的數(shù)據(jù)應(yīng)為1100272，發(fā)送數(shù)據(jù)正確；，與幅度調(diào)節(jié)一致，也是顯示正確的；當(dāng)頻段為2，頻率系數(shù)為100時(shí)，頻率為（+100*）Khz，頻率顯示正確[20]。圖51 LabVIEW軟件中函數(shù)信號(hào)發(fā)生器的仿真圖167。 LabVIEW軟件中頻率計(jì)的仿真測(cè)試下圖52為L(zhǎng)abVIEW軟件中頻率計(jì)的仿真圖，由圖可知，此頻率計(jì)向FPGA發(fā)送命令為101，即FPGA向PC機(jī)發(fā)送的應(yīng)為占空比的低8位，由被測(cè)信號(hào)的占空比為53％可知，顯示的占空比也應(yīng)為53％，經(jīng)過(guò)驗(yàn)證，顯示正確。圖52 LabVIEW軟件中函數(shù)信號(hào)發(fā)生器的仿真圖167。 FPGA軟件中函數(shù)信號(hào)發(fā)生器的仿真測(cè)試下圖53為函數(shù)信號(hào)發(fā)生器頂層文件仿真在串口接收端依次輸入0010011001000001100100010110010101011001000001100101110110010000111001七字節(jié)的數(shù)據(jù)，根據(jù)串口的發(fā)送格式一位起始位0+八位數(shù)據(jù)位+一位停止位1，可以得到發(fā)送的七位數(shù)據(jù)為01001100、00001100、00101100、10101100、01101100、11101100、00011100對(duì)應(yīng)的參數(shù)為0、0、8，bo1為2，px3為045，pd1為0，pd2為78，由此可見能夠正確接收串口數(shù)據(jù)，而且在接受到正確波形數(shù)據(jù)后產(chǎn)生了相應(yīng)的方波波形。圖53 函數(shù)信號(hào)發(fā)生器頂層文件波形仿真167。 FPGA軟件中頻率計(jì)的仿真測(cè)試下圖54為FPGA軟件中頻率計(jì)頂層文件仿真在串口接收端依次輸入000001100100000110010100011001三字節(jié)的數(shù)據(jù)，根據(jù)串口的發(fā)送格式一位起始位0+八位數(shù)據(jù)位+一位停止位1，可以得到發(fā)送的七位數(shù)據(jù)為00001100、00001100、10001100對(duì)應(yīng)的參數(shù)為0、0、1，s為0，g為0，d為1，由此可見能夠正確接收串口數(shù)據(jù)。圖54 頻率計(jì)頂層文件波形仿真167。 總功能實(shí)時(shí)檢測(cè)由下圖5－5，5－6，5－7，5－8，5－9可知此虛擬儀器平臺(tái)能夠正常工作，并且相應(yīng)的儀器能夠?qū)崿F(xiàn)相應(yīng)的功能。圖55 實(shí)時(shí)檢測(cè)人機(jī)交互界面 圖56 函數(shù)信號(hào)發(fā)生器人機(jī)交互界面由圖5－6，5－7可知，。，頻率誤差為3Hz。誤差較小，波形失真不嚴(yán)重。57 函數(shù)信號(hào)發(fā)生器示波器界面58信號(hào)發(fā)生器產(chǎn)生信號(hào)界面由圖5－8，5－9可知，信號(hào)發(fā)生器產(chǎn)生一個(gè)頻率為120Khz，占空比為65％，波形為脈沖的信號(hào)時(shí)；通過(guò)此虛擬頻率計(jì)測(cè)得的最終顯示為頻率：120Khz；占空比：64％。頻率誤差為0；占空比由較小誤差。59頻率計(jì)人機(jī)交互界面結(jié) 論信號(hào)發(fā)生器、頻率計(jì)、示波器是現(xiàn)代電子教學(xué)設(shè)備中不可缺少的，信號(hào)發(fā)生器用于產(chǎn)生常見的波形信號(hào)，如方波，三角波，正弦波等；頻率計(jì)用來(lái)測(cè)量被測(cè)信號(hào)的頻率；示波器用來(lái)將信號(hào)以波形的方式顯示出來(lái)。然而傳統(tǒng)的上述儀器由于造價(jià)高、儀器缺乏或陳舊、教學(xué)方式呆板等原因，把虛擬儀器引入教學(xué)是一個(gè)必然趨勢(shì)。本文主要以LabVIEW軟件平臺(tái)作為軟件開發(fā)環(huán)境，對(duì)虛擬儀器進(jìn)行了探索性的開發(fā)與研究，并通過(guò)模擬實(shí)驗(yàn)與實(shí)時(shí)實(shí)驗(yàn)對(duì)虛擬儀器平臺(tái)上面的虛擬信號(hào)發(fā)生器、虛擬示波器、虛擬頻率計(jì)的功能進(jìn)行了分別測(cè)試，測(cè)試結(jié)果是令人滿意的。由此可以看出，由計(jì)算機(jī)、FPGA及相應(yīng)的軟件構(gòu)成的虛擬實(shí)驗(yàn)儀器是切實(shí)可行的，而且可以最大限度的利用計(jì)算機(jī)資源，降低了成本，提高了效率。論文的主要工作包括了以下幾個(gè)方面：分析討論了虛擬儀器系統(tǒng)的構(gòu)成和設(shè)計(jì)原理，指出傳統(tǒng)測(cè)試儀器存在的缺陷與不足，提出了用虛擬儀器代替?zhèn)鹘y(tǒng)儀器是具有現(xiàn)實(shí)意義的。探討了構(gòu)建虛擬函數(shù)信號(hào)發(fā)生器、虛擬頻率計(jì)、虛擬示波器的方法；仿真函