【正文】 16倍的波特率，從仿真圖上可以看出輸入頻率clk每經(jīng)過39個上升沿，輸出頻率bclk出現(xiàn)一個上升沿，顯而易見，此模塊是正確的。 圖413 圖414 原理圖 這個模塊只有一個時鐘輸入與一個時鐘輸出，是一個二分頻模塊， ，內(nèi)部有一個2進(jìn)制計數(shù)器，輸入時鐘每來一個上升沿，計數(shù)器就自動加一，當(dāng)計數(shù)器加到二時，輸出一個高電平，否則輸出低電平。這樣，就產(chǎn)生了一個原時鐘的2分頻時鐘。，輸出為6Mhz為串口發(fā)送模塊提供發(fā)送命令。，此模塊是實現(xiàn)2分頻，輸入頻率周期clk為10ns，在10ns時輸出頻率div2clk有一上升沿，可見div2clk周期為20ns且clk頻率為div2clk的2倍。能夠?qū)崿F(xiàn)2分頻。 圖415 167。 控制模塊圖416 原理圖，它有三個輸入：高8位控制端g；低8位控制端d；16位數(shù)據(jù)輸入端DIN[15..0]。一個輸出dout[7..0]。此模塊的主要功能是為發(fā)送模塊提供要發(fā)送的數(shù)據(jù)。，圖中當(dāng)d為1時，將數(shù)據(jù)的低8位的數(shù)據(jù)賦給輸出；當(dāng)g為1時，將數(shù)據(jù)的高8位的數(shù)據(jù)賦給輸出。經(jīng)過驗證，仿真結(jié)果正確。 圖417 167。 串口發(fā)送模塊圖418 原理圖，它有四個輸入：工作時鐘16倍于波特率bclk；異步復(fù)位resett；待發(fā)送數(shù)據(jù)txdbuf [7..0]。兩個輸出：發(fā)送命令（高電平有效，持續(xù)一個clk周期以上）xmit_cmd_p；發(fā)送完成信號txd_done。此模塊的主要功能是將需要被發(fā)送的數(shù)據(jù)通過串口發(fā)送給PC。，圖中的當(dāng)被發(fā)送的數(shù)據(jù)為01001110時，發(fā)送數(shù)據(jù)的先后順序為從低位到高位，即txd輸出應(yīng)為01110010。經(jīng)過驗證，仿真結(jié)果正確。 圖419 167。 頻率計模塊圖420 原理圖，它有六個輸入：系統(tǒng)時鐘clk；計數(shù)時鐘clk_1h；去抖時鐘clk_32k；異步復(fù)位resetl；8位數(shù)據(jù)輸入din1 [7..0]。一個16位數(shù)據(jù)輸出dout[15..0]。此模塊的主要功能是將A\D輸出的數(shù)字波形去抖，整形并計算其占空比和頻率；為接下去的工作提供數(shù)據(jù)。 圖421 ，圖中當(dāng)s為0并且resetl為1時，表示輸出應(yīng)為頻率。從下面的仿真波形中我們可以看到被測信號在clk_1h為高電平時，計有3個脈沖，即被測信號的頻率顯示為0003。經(jīng)過驗證，仿真結(jié)果正確。頻率計模塊內(nèi)部還包括五個小模塊：去抖模塊；十進(jìn)制計數(shù)器模塊；控制模塊；鎖存模塊；整形模塊。它們的仿真波形如下列圖所示：去抖模塊仿真圖：圖422 去抖模塊波形仿真圖十進(jìn)制計數(shù)器模塊仿真圖：圖423 十進(jìn)制計數(shù)器模塊波形仿真圖控制模塊仿真圖： 圖424 控制模塊波形仿真圖鎖存模塊仿真圖：圖425 鎖存模塊波形仿真圖整形模塊仿真圖：圖426 整形模塊波形仿真圖167。 函數(shù)信號發(fā)生器的系統(tǒng)模塊設(shè)計由FPGA的函數(shù)信號發(fā)生器的原理框圖可知，F(xiàn)PGA的軟件設(shè)計可以分為以下幾個主要模塊：串口接收模塊；串口轉(zhuǎn)換模塊；分頻模塊；地址發(fā)生器模塊；ROM表查詢模塊；波形選擇模塊；幅值調(diào)節(jié)模塊這七大模塊。167。 串口接收模塊與頻率計的串口接收模塊相同。167。 串口轉(zhuǎn)換模塊圖427 原理圖，主要功能是把得到的每七個字節(jié)轉(zhuǎn)換成相應(yīng)的波形參數(shù)。此模塊有三個輸入，四個輸出。三個輸入為：復(fù)位輸入rst ，數(shù)據(jù)類型為std_logic；8字節(jié)數(shù)據(jù)輸入din，數(shù)據(jù)類型為std_logic_vector(7 downto 0)；字節(jié)準(zhǔn)備輸入r_ready，數(shù)據(jù)類型為std_logic，四個輸出為：波形參數(shù)bo1，數(shù)據(jù)類型為范圍0到2的整型；頻率系數(shù)參數(shù)px3，數(shù)據(jù)類型為范圍0到450的整型；頻段參數(shù)pd1，數(shù)據(jù)類型是范圍0到7的整型；峰峰值參數(shù)fd2，數(shù)據(jù)類型為范圍0 到85的整形。實現(xiàn)方法是每當(dāng)有一個字節(jié)準(zhǔn)備r_ready下降沿時，把8字節(jié)數(shù)據(jù)輸入din的值經(jīng)過CASE語句轉(zhuǎn)換成整形數(shù)字09送到相應(yīng)的temp0，temp1，temp2，temp3，tmp4，temp5，temp6七個寄存器中，每送進(jìn)來一個數(shù)據(jù)計一次數(shù)，共計七次，依照送進(jìn)數(shù)據(jù)的的順序可知temp0存的是波形類型參數(shù)；temp1，temp2，temp3分別為頻率系數(shù)參數(shù)的百位，十位，個位；temp4為頻段參數(shù)；temp5，temp6分別為峰峰值參數(shù)的十位與個位。由此就可以得到波形參數(shù)輸出bo1值為特名牌temp0；頻率系數(shù)參數(shù)px3為temp1*100+temp2*10+temp3；頻段參數(shù)輸出批pd1為temp4；峰峰值參數(shù)fd2為temp5*10+temp6。經(jīng)過此模塊得到各個參數(shù)后就可以利用它們來運(yùn)用DDS技術(shù)產(chǎn)生波形了[19]。 圖428 ，圖中的rst 為復(fù)位端，r_ready為讀數(shù)據(jù)信號，在下降沿有效；bo1，px3，pd1，fd2分別為波形類型輸出，頻率系數(shù)輸出，頻段參數(shù)輸出，峰峰值參數(shù)輸出。t，temp0，temp1，temp2，temp3，temp4，temp5，temp6，分別為程序內(nèi)部寄存器，t為一七進(jìn)制計數(shù)器，當(dāng)temp6有變化時就把temp0送給bo1；temp1*100+temp2*10+temp3的值送給px3；temp4的值給pd1；temp5*10+temp6的值給fd2。在下面的仿真圖中數(shù)據(jù)輸入端din共收到七字節(jié)數(shù)據(jù)8C、4C、CC、2C、AC、6C、EC在程序中轉(zhuǎn)換成7送到temp0到temp6中，最終得到的波形類型參數(shù)bo1為1；頻率系數(shù)參數(shù)px3為234；頻段參數(shù)pd1為5；峰峰值參數(shù)fd2為67，此模塊仿真正確。167。 分頻模塊為了保證時序的統(tǒng)一，一般一個系統(tǒng)只有一個系統(tǒng)時鐘，各個模塊的時鐘信號都由這一個系統(tǒng)時鐘分頻得到。因此，分頻模塊在許多設(shè)計中都是不可缺少的。本系統(tǒng)的分頻模塊有三個： ：圖429 pll5_2 原理圖此模塊是采用了一個鎖相環(huán)，它的功能是把一個50Mhz頻率分成為24Mhz，由于是整數(shù)倍，僅僅靠分頻是不行的，采用QuartusII自帶的IP核可自動生成一定范圍的各種頻率比值。本設(shè)計中從Available Megafunctions對話方框中的I/O目錄選擇altpll宏功能，設(shè)置文件名稱及語言，在這里文件名為pll5_2，語言為VHDL語言，點(diǎn)擊確定后，在altpll MegaWizard外掛插件管理器中General/Modes設(shè)置目標(biāo)器件為Cyclone，時鐘輸入頻率是50M，只要inclk0輸入與才c0輸出兩個端口，其他為默認(rèn)選項。pll輸出端口只要c0，在下頁的倍頻/分頻系數(shù)中設(shè)置為12/25，其他選項默認(rèn)，直到最后完成。在QuartusII中打開所生成的VHDL語言即可使用。 圖430 原理圖 圖431 fenpin160 原理圖這兩個模塊結(jié)構(gòu)相似，原理相同，都只有一個時鐘輸入與一個時鐘輸出，且二者的時鐘輸入是相同的， 分頻模塊。，內(nèi)部有一個3進(jìn)制計數(shù)器，輸入時鐘每來一個上升沿，計數(shù)器就自動加一，當(dāng)計數(shù)器加到三時，輸出一個高電平，否則輸出低電平。這樣，就產(chǎn)生了一個原時鐘的3分頻時鐘。160分頻同理。，輸出為150Khz功能是為串口接收模塊提供接受時鐘，此時鐘是波特率的16倍。，此模塊的功能是實現(xiàn)頻率的三分頻，從仿真圖上可以看出輸入頻率clk40每經(jīng)過三個上升沿，輸出頻率clk8出現(xiàn)一個上升沿，顯而易見，此模塊是正確的。 圖432 圖433 ，此模塊是實現(xiàn)160分頻，輸入頻率周期clk40為10ns。能夠?qū)崿F(xiàn)160分頻。167。 地址發(fā)生器模塊圖434 原理圖 。此模塊有三個輸入一個輸出，輸入為：復(fù)位輸入rst；頻率系數(shù)輸入n；時鐘輸入clk，輸出為地址dout，共有12位地址線。功能是根據(jù)頻率系數(shù)n的不同，產(chǎn)生不同步進(jìn)的地址間隔。實現(xiàn)原理為：當(dāng)頻段選在2M時，地址發(fā)生器模塊時鐘為8M，n的取值在0～359之間，當(dāng)n為0時產(chǎn)生的波形頻率應(yīng)該為205Khz，當(dāng)n為359時產(chǎn)生的頻率為2Mhz，由于ROM表中一共有一個周期1600個點(diǎn)，205Khz為地址步進(jìn)為41個點(diǎn)，2Mhz是地址步進(jìn)400個點(diǎn)，相當(dāng)于每個周期由四個點(diǎn)組成。在算法的實現(xiàn)上做了一個0到1599的加法器，但步進(jìn)是和n有關(guān)的，步進(jìn)為n+41；得到的加值即為各個地址。，rst為模塊置位端，為高電平時有效。clk是地址發(fā)生器的發(fā)生時鐘，n+41為地址步進(jìn)間隔，由圖可以看出當(dāng)n為16時，數(shù)據(jù)輸出dout的值為1371431491546（1549的下一個數(shù)位6是因為地址最大值為1599）等步進(jìn)為57，當(dāng)n為80時，數(shù)據(jù)輸出dout的值為120，241，362，483等步進(jìn)間隔為121。由此可見，此模塊也是正確的。 圖435 167。 ROM表查詢模塊ROM表查詢模塊圖436，在本設(shè)計中有三個分別為：；；。此三個模塊都需要初始化ROM及在利用定制rom元件。此三個模塊的功能就是根據(jù)地址發(fā)生器產(chǎn)生的地址，把此地址中相應(yīng)的波形數(shù)據(jù)讀出來。首先要先做一個初始化ROM。在這里本設(shè)計就以C程序來實現(xiàn)1600個點(diǎn)的正弦波，三角波，方波的ROM初始化的。首先正弦波為例寫如下C程序：圖436 Rom模塊原理圖include include main(){int i；float s；for(i=0；i1600；i++){s=sin(atan(1)*i/200)；printf(%d:%d；\n，i，(int)((s+)*))；}}。有生成的初始化ROM，就可以用QuartusII自帶的IP核生成ROM程序。下圖4343439分別對應(yīng)這三個模塊的波形仿真圖。圖中的address為rom表地址輸入，q為對應(yīng)address地址的數(shù)據(jù)輸出。由rom的初始化數(shù)據(jù)可知，在圖中address地址所對應(yīng)的數(shù)據(jù)都是正確的，這三個ROM查詢模塊是正確的。 圖437 圖438 圖439 167。 波形選擇模塊圖440 ，此模塊有四個輸入，一個輸出。四個輸入： 三角波數(shù)據(jù)輸入sanjiao；正弦波數(shù)據(jù)輸入zhengxuan；方波數(shù)據(jù)輸入fabo這三個輸入數(shù)據(jù)類型都為std_logic_vector；還有一個波形類型參數(shù)n，整型范圍為02，輸出為qout，數(shù)據(jù)類型為std_logic_vector，是一個8位二進(jìn)制數(shù)據(jù)。波形選擇模塊的功能就是三選一，選擇三種波形中的一種作為輸出。當(dāng)n的值為0時是三角波；當(dāng)n的值為1時是正弦波；當(dāng)n的值為2時為方波。程序?qū)崿F(xiàn)方法是對n值進(jìn)行判斷如果n值為0，把三角波數(shù)據(jù)送到輸出端；如果n值為1，把正弦波數(shù)據(jù)送到輸出端；如果n值為2，把方波數(shù)據(jù)送到輸出端。如下43表：表43 選擇模塊功能表n值輸出0sanjiao[7..0]1zhengxian[7..0]2fangbo[7..0]下圖441為波形選擇模塊xuan3_1的仿真波形圖，此模塊的功能就是一個三選一，當(dāng)波形類型n為時，輸出三角波；當(dāng)波形類型n為1時，輸出正弦波；當(dāng)波形類型n為2時，輸出方波。仿真圖中的方波輸入端fabo值為32；三角波輸入端sanjiao值為16；正弦波輸入端zhengxuan值為2。當(dāng)n值為0時數(shù)據(jù)輸出dout為16，等于選擇的是三角波；當(dāng)n值為1時數(shù)據(jù)輸出dout為2，等于選擇的是正弦波；當(dāng)n值為2時數(shù)據(jù)輸出dout為32，等于選擇的是方波。驗證模塊正確。 圖441 167。 幅值調(diào)節(jié)模塊 圖442 。它有三個輸入：波形數(shù)據(jù)din，數(shù)據(jù)類型為范圍為0255的整型；峰峰值系數(shù)fuzhi，數(shù)據(jù)類型為084的整型，時鐘端clk ，用于同步數(shù)據(jù)； 一個輸出dout輸出范圍為0到255的整型。此模塊的主要功能是對輸出波形的峰峰值加以調(diào)整如最大D/，可有85個峰峰值段調(diào)節(jié)，由于n最小時峰峰值最大，則它的轉(zhuǎn)換算法為dout=din*fuzhi/85。程序?qū)崿F(xiàn)方法為：每當(dāng)一個clk上升沿來臨時，都會發(fā)生一次轉(zhuǎn)換， dout=din*fuzhi/85。根據(jù)fuzhi的不同得到不同峰峰值的波形。 圖443 幅值調(diào)節(jié)模塊仿真圖如圖443，clk為同步時鐘，數(shù)據(jù)在其上升沿時變化，數(shù)據(jù)輸入din、fuzhi與數(shù)據(jù)輸出dout的關(guān)系為dout=din*fuzhi/85。由下面的波形仿真圖可知當(dāng)din為255，fuzhi為1時dout為3，fuzhi為2時dout為6……，經(jīng)計算此模塊是正確的。167。 頻段選擇模塊圖444 原理圖，他有兩個輸入：時鐘輸入端clk、頻段參數(shù)n；一個輸出dclk。此模塊的主要功能是為地址發(fā)生器產(chǎn)生不同的地址發(fā)生時鐘。，clk為時鐘輸入端，此模塊實際上是一個可調(diào)分頻系數(shù)的分頻模塊。當(dāng)輸入n的值為0時，輸出頻率等于輸入頻率，當(dāng)n的值為1時進(jìn)行10分頻；當(dāng)n的值為2時進(jìn)行百分頻，以此類推，n的取值范圍為06。下圖中看以看出n為0時的輸出與n為1時輸出與輸入的關(guān)系，可以驗證此模塊正確。 圖445 167。 串口的編碼與解碼167。 關(guān)于串口目前RS232是PC機(jī)與通信工業(yè)中應(yīng)用最廣泛的一種串行接口。RS232被定義為一種在低速率串行通訊中增加通訊距離的單端標(biāo)準(zhǔn)。RS232采取不平衡傳輸方式，即所謂單端通訊。當(dāng)通信距離較近時，可不需要Modem，通信雙方可以直接連接，這種情況下，只需使用少數(shù)幾根信號線。最簡單的情況，在通信中根本不需要RS232C的控制聯(lián)絡(luò)信號，只需三根線（發(fā)送線、接收線、信號地線）便可實現(xiàn)全雙工異步串行通信。無M