基于vhdl的電子計(jì)時(shí)器的設(shè)計(jì)課程設(shè)計(jì)-資料下載頁
2025-06-27 18:56本頁面
【正文】 END fenpinqi。ARCHITECTURE behav OF fenpinqi ISsignal clk_data:std_logic。SIGNAL CNT6 : INTEGER := 0。BEGIN PROCESS(CLK) BEGIN IF RST = 39。039。 THEN CNT6=0 。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN IF CNT6=512 THEN clk_data=NOT clk_data。CNT6=0。 ELSE CNT6=CNT6+1。 END IF。 END IF。 CLK_OUT=clk_data。 END PROCESS。END behav。LIBRARY IEEE。USE 。USE 。ENTITY clock1 IS PORT(CLK: IN STD_LOGIC。 S1, S2, S3, S4, S5, S6: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 WEI: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)。 LED: OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END ENTITY。ARCHITECTURE behave OF clock1 IS SIGNAL CNT6 : INTEGER RANGE 0 TO 5 := 0。 SIGNAL SHUJU: STD_LOGIC_VECTOR(3 DOWNTO 0)。BEGIN PRO1:PROCESS(CLK) BEGIN IF CLK39。EVENT AND CLK = 39。139。 THEN CNT6 = CNT6 + 1。 CASE CNT6 IS WHEN 0 = WEI = 000。 SHUJU = S1。 WHEN 1 = WEI = 001。 SHUJU = S2。 WHEN 2 = WEI = 010。 SHUJU = S3。 WHEN 3 = WEI = 011。 SHUJU = S4。 WHEN 4 = WEI = 100。 SHUJU = S5。 WHEN 5 = WEI = 101。 SHUJU = S6。CNT6=0。 WHEN OTHERS = NULL。 END CASE。 END IF。 END PROCESS。 PRO2: PROCESS(SHUJU) BEGIN CASE SHUJU IS WHEN 0000 = LED= x3f 。 WHEN 0001 = LED= x06 。 WHEN 0010 = LED= x5b 。 WHEN 0011 = LED= x4f 。 WHEN 0100 = LED= x66 。 WHEN 0101 = LED= x6d 。 WHEN 0110 = LED= x7d 。 WHEN 0111 = LED= x07 。 WHEN 1000 = LED= x7f 。 WHEN 1001 = LED= x6f 。 WHEN others= LED= x00 。 END CASE。 END PROCESS。END 。電子計(jì)時(shí)器的功能仿真結(jié)果如圖10所示圖10 電子計(jì)時(shí)器的功能仿真結(jié)果 語EDA課程設(shè)計(jì)，是我大學(xué)生涯交上的最好的一個(gè)作業(yè)了。想借次機(jī)會(huì)感謝兩年半以來給我?guī)椭乃欣蠋煛⑼瑢W(xué)，你們的友誼是我人生的財(cái)富，是我生命中不可或缺的一部分。感謝老師對(duì)我的教育培養(yǎng)，你們細(xì)心指導(dǎo)我的學(xué)習(xí)，在此，我要向諸位老師深深地鞠上一躬。課程設(shè)計(jì)論文的撰寫過程是對(duì)所學(xué)的EDA理論知識(shí)的綜合運(yùn)用，對(duì)兩年半專業(yè)知識(shí)的一次綜合應(yīng)用、擴(kuò)充和深化，也是對(duì)我們理論運(yùn)用于實(shí)際設(shè)計(jì)的一次鍛煉。通過課程設(shè)計(jì)論文的撰寫過程，我不僅溫習(xí)了以前在課堂上學(xué)習(xí)的專業(yè)知識(shí)，同時(shí)我也得到了老師和同學(xué)的幫助，學(xué)習(xí)和體會(huì)到了EDA的基本技能和思想。從開始接到論文題目到電路圖的設(shè)計(jì)，再到論文文章的完成，每走一步對(duì)我來說都是新的嘗試與挑戰(zhàn)。在這段時(shí)間里，我學(xué)到了很多知識(shí)也有很多感受。當(dāng)然在做的過程中也遇到過很多的麻煩，一些沒有接觸過的元件，它們的封裝需要自己去書籍、網(wǎng)上搜索，在更新的時(shí)候會(huì)有一些錯(cuò)誤，自己很難改正，只得求助老師，最后得以解決。這次課程設(shè)計(jì)使我開始了自主的學(xué)習(xí)和試驗(yàn)，查看相關(guān)的資料和書籍，讓自己頭腦中模糊的概念逐漸清晰，使自己非常稚嫩作品一步步完善起來，每一次改進(jìn)都是我學(xué)習(xí)的收獲，每一次的成功都會(huì)讓我興奮好一段時(shí)間。此次設(shè)計(jì)過程中，各種系統(tǒng)的適用條件，各種程序的選用標(biāo)準(zhǔn)，各種元件的 安裝方式，我都是隨著設(shè)計(jì)的不斷深入而不斷熟悉并學(xué)會(huì)應(yīng)用的。和老師的溝通交流更使我對(duì)設(shè)計(jì)有了新的認(rèn)識(shí)也對(duì)自己提出了新的要求。課題設(shè)計(jì)過程中我不怕失敗，在失敗中總結(jié)經(jīng)驗(yàn)，為成功積累素材；學(xué)著自我超越，敢于嘗試，在嘗試中進(jìn)步，這對(duì)我能力的提高大有好處。設(shè)計(jì)中有太多的不懂和陌生，但是我會(huì)多看、多想、多問、多學(xué)，認(rèn)真的對(duì)待每一次老師交代的任務(wù)，每一個(gè)任務(wù)都是一個(gè)鍛煉的機(jī)會(huì)和成長的過程，我在規(guī)定的時(shí)間盡善盡美的完成，把自己的能力發(fā)揮到最大限度。這些本是我工作后才會(huì)意識(shí)到的問題，通過這次畢業(yè)設(shè)計(jì)讓我提前了解了這些知識(shí)，這是很珍貴的。這個(gè)課題設(shè)計(jì)的過程讓我學(xué)習(xí)、工作的思路有了更為明朗的認(rèn)識(shí)：它是站在一定高度上去工作的，眼界要放寬，思路要開闊，內(nèi)容要飽滿。我曾經(jīng)也做過不少課程設(shè)計(jì)，但都是局限在課本中，而這次實(shí)驗(yàn)設(shè)計(jì)，能夠讓我走出來，仿佛推開門看見外面的世界是如此之大，如同井底之蛙跳上井沿過程中要有很好的團(tuán)結(jié)合作意識(shí)和責(zé)任感，積極的參與到實(shí)驗(yàn)設(shè)計(jì)的討論中去，學(xué)習(xí)和聽取別人的意見，我也主動(dòng)的發(fā)表意見，用一個(gè)積極上進(jìn)、激情樂觀的態(tài)度面對(duì)每一天的實(shí)驗(yàn)設(shè)計(jì)生活，讓我的學(xué)習(xí)生活豐富多彩。[1] 楊暉．大規(guī)模可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計(jì)．北京：北京航空航天大學(xué)出版社，2010．[2] 任愛鋒．基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)．西安：西安電子科技大學(xué)出版社，2011．[3] 楊恒．FPGA/CPLD最新實(shí)用技術(shù)指南．北京：清華大學(xué)出版社，2010．[4] 王鎖萍．電子設(shè)計(jì)自動(dòng)化（EDA）教程．成都：電子科技大學(xué)出版社，2009．[5]路而紅．電子設(shè)計(jì)自動(dòng)化應(yīng)用技術(shù)．北京：北京希望電子出版社，2009．[6] 潘松．：電子科技大學(xué)出版社，2010．圖11 數(shù)字時(shí)鐘系統(tǒng)原理圖芯片引腳對(duì)照表： 圖12 芯片引腳對(duì)照表圖13 LED連接圖課程設(shè)計(jì)成績?cè)u(píng)定表成績?cè)u(píng)定項(xiàng) 目比例得 分平時(shí)成績（百分制記分）30%業(yè)務(wù)考核成績（百分制記分）70%總評(píng)成績（百分制記分）100%評(píng)定等級(jí)優(yōu) 良 中 及格 不及格指導(dǎo)教師（簽名）：20 年 月 日第 24 頁
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1