【正文】 的各種應用模塊上。如果有完善的硬件測試工具，并且輔以完整的開發(fā)系統(tǒng)應用模塊支持，開發(fā)者就可以集中精力于視頻編解碼器結構本身的設計和開發(fā)，從而更快的給出高質量的設計。 本章小節(jié) 本章的第一部分主要介紹了MPEG4視頻編解碼芯片開發(fā)系統(tǒng)及其框架結構和重要的模塊的設計情況。這一開發(fā)系統(tǒng)可以滿足MPEG4 ASP@L5視頻編解碼器的開發(fā)要求。它以兩塊Xilinx的FPGA XC2V3000FG6764為主體，采用了子母板結構以達到降低成本、減小互相干擾和增加兼容性目的。 第二部分主要介紹了在開發(fā)系統(tǒng)上開發(fā)成功的MPEG4專用結構解碼芯片。為了簡化電路，節(jié)約資源，減少數(shù)據(jù)總線的等待時間，系統(tǒng)內部采用了局部總線的設計方法。在闡述了芯片的內部總體結構后，對芯片內部最為重要的幾個模塊進行了介紹。芯片為QFP208封裝。 第三部分介紹了為了測試MPEG4專用解碼芯片的功能而設計的驗證系統(tǒng)，其設計為MPEG4 專用ASIC芯片測試提供了強大支持，提供了各種ASIC正常工作的資源環(huán)境，可編程邏輯，以及更換ASIC芯片的便利性等等。 最后的部分闡述了MPEG4編解碼芯片開發(fā)系統(tǒng)在可編程邏輯硬件資源、外存儲器容量和帶寬、輸入輸出帶寬、測試手段和應用模塊等方面存在的缺陷和不足。 雖然基于FPGA的MPEG4編解碼芯片開發(fā)系統(tǒng)有著上述的缺陷與不足，但是它為我們下一章提到的高性能視頻開發(fā)驗證平臺的設計奠定了堅實的基礎。它的一些設計思想和理念都在高性能平臺上有所體現(xiàn)。第3章 高性能視頻開發(fā)驗證平臺設計 原有的MPEG4編解碼芯片開發(fā)系統(tǒng)由于在可編程邏輯硬件資源、外存儲器容量和帶寬、輸入輸出數(shù)據(jù)帶寬、測試手段和應用模塊等方面存在著不足，已經無法滿足未來的視頻編解碼器開發(fā)驗證的需要。為此，我們開發(fā)設計了一套新的系統(tǒng)，這套系統(tǒng)具有高性能的特點，在上述幾個原有的系統(tǒng)缺陷與不足基礎上進行了全面的改造與升級。這一高性能視頻開發(fā)驗證平臺可以滿足現(xiàn)在與未來的視頻開發(fā)的需要，具有廣泛的應用空間。 平臺簡介 設計目標與應用范圍高性能視頻開發(fā)驗證平臺的設計初衷就是為了能在其上進行高級別視頻編解碼器的開發(fā)與驗證，因此我們?yōu)槠脚_制定了如表 31所列的設計目標：表 31高性能視頻開發(fā)驗證平臺設計目標支持視頻標準 high 4:4:4@4 or higherAVS Jizhun@ or higher視頻圖像尺寸19201080 （4：4：4）支持視頻輸入格式Y/C, CVBS支持視頻輸出格式Y/C, CVBS, VGA支持碼流輸入/輸出接口, RS232, 10BASET以太網解碼峰值碼率20Mbits/s編碼速率30幀/s外部存儲器接口高速大容量外存儲器其他低功耗、更完善和先進的測試手段。這一高性能視頻開發(fā)驗證平臺系統(tǒng)可以應用在下列領域：1. 各類視頻標準相應的專用結構實時編解碼器開發(fā)與驗證2. 各類視頻標準相應的混合結構實時編解碼器開發(fā)與驗證3. 各類視頻標準相應的可編程結構實時編解碼器開發(fā)與驗證4. 單套/小批量各類視頻標準編解碼器系統(tǒng) 框架結構，我們總結了以下幾點做為平臺的設計要點，它們也是高性能視頻編解碼器開發(fā)的基本需求：l 具有大規(guī)模和高速度的可編程邏輯資源以開發(fā)高復雜度的視頻編解碼器l 具有較大容量和高速度的外存儲器資源以存儲高分辨率的圖像數(shù)據(jù)l 具有高速度的數(shù)據(jù)傳輸通道以傳輸高帶寬的碼流數(shù)據(jù)l 支持多種視頻輸入輸出接口以應付不同的開發(fā)需要l 支持多種測試手段和應用模塊以供測試開發(fā)使用l 提供多種便利性以提高開發(fā)驗證的效率，縮短開發(fā)周期l 充分考慮兼容性，以應對不同的開發(fā)需要最終設計完成的平臺整體框架結構如圖 31所示： 圖 31高性能視頻開發(fā)驗證平臺整體結構其各部分特性如下：n 高性能FPGA——大規(guī)模高速度可編程邏輯? Xilinx XC4VLX100FF1148 FPGA? 高達110,592 個可編程邏輯單元? 高達500 MHz全片內部工作頻率n 外存儲器? 2 Micron MT46V16M16P5B DDR400 高速存儲——大容量高速度外存儲器? 32bit 位寬，, 64MB超大存儲量? 1 Winbond W986432DH SDRAM 存儲器，32bit 位寬，8MB容量——兼容性? 1 Samsung K7N163601M SRAM 存儲器，36bit位寬，18Mb容量——兼容性n 各類擴展I/O? 接口——高速度數(shù)據(jù)傳輸通道? 視頻輸入接口（Y/C, CVBS）? 視頻輸出接口（Y/C, CVBS, VGA同時輸出）——支持多種視頻輸入輸出接口? RS232接口? 10BASET以太網n 應用模塊? 平臺IO接口應用模塊? 平臺存儲器接口應用模塊? 平臺外圍芯片控制和配置應用模塊n 測試接口——多種測試手段和工具? 128bit超寬用戶輸入輸出接口? 32bit 差分對用戶輸入輸出接口? JTAG端口amp。專用USB線纜FPGA片內信號偵測? 數(shù)量眾多的用戶LED, 用戶切換DIP, 用戶RESET按鍵 平臺優(yōu)勢高性能視頻開發(fā)驗證平臺具有如下幾個方面的優(yōu)勢：1． 高性能平臺高性能優(yōu)勢體現(xiàn)在如下幾個方面：l 大容量高速可編程邏輯硬件資源l 大容量高速外存儲器l 高速IO帶寬平臺具有11萬邏輯單元的可編程邏輯硬件資源，片內最高500MHZ的高速運行頻率，片外DDR400 高速大容量存儲器。使得視頻開發(fā)流程在任何一項硬件資源上都不再有限制瓶頸。平臺的高性能可以讓更高圖像分辨率的視頻實時編解碼成為可能，可以應對越來越復雜的各種運算。2． 接口應用模塊與軟件支持平臺帶有專門為平臺設計的針對各種端口，芯片和工具使用的接口應用模塊，供用戶在開發(fā)視頻編解碼器的過程中使用，給開發(fā)過程帶來極大的便利。對于平臺提供的這些接口，芯片和工具，只需要在設計中進行簡單的設置和連接，即可使用它們的強大功能，從而大大提高開發(fā)效率。這樣使得開發(fā)者可以集中精力在開發(fā)視頻系統(tǒng)的硬件架構和算法上。另外平臺附帶相應的PC端的應用軟件，這些軟件的應用可以使開發(fā)過程更加方便和高效，最大限度的發(fā)揮平臺硬件部分的性能。3． 更多的測試手段平臺支持各種測試手段。128bit超寬用戶輸入輸出接口加上外接的邏輯分析儀，為視頻編解碼器開發(fā)過程中可能需要的同步檢測各個系統(tǒng)各模塊間的數(shù)據(jù)流提供了極大的便利。32bit差分對接口設計專為差分信號的輸入輸出測試使用。平臺更支持FPGA片內信號實時偵測，可以在某些場合替代外接的邏輯分析儀。4． 兼容性和擴展性平臺具有非常高的兼容性，可以單獨更換子板或者母板，在需要的場合甚至可以獨立使用母板。由于平臺各種應用模塊，在其他平臺上開發(fā)的視頻編解碼器可以方便的移植到平臺上來，只需要進行相應的連接即可。平臺上的FPGA, DDR等器件都可以用相同封裝的高級器件替代，這樣可以滿足不同要求視頻編解碼器開發(fā)的需求和未來的發(fā)展。平臺同時設計了三種外存儲器：DDR、SDRAM和SRAM, 這樣對于開發(fā)不同檔次的視頻編解碼器是非常有用的。這是因為，各種檔次的視頻編解碼器都可以利用這三種外存儲器之中的一個進行設計，而缺少它們中任何一個平臺就無法開發(fā)基于這種存儲器的視頻編解碼器。另外，平臺因為具有超寬的數(shù)據(jù)接口，其中有32bit是差分形式，這些接口也可以外接各種標準的高速的數(shù)據(jù)接口來進行數(shù)據(jù)傳輸。在這樣的設計下，平臺具有非常強的兼容和擴展性。5． 低成本平臺專為開發(fā)視頻編解碼器而設計，設計緊湊，結構合理，每一個器件都有其實用價值，重要器件更可以用兼容的低級器件替換，與MPEG4開發(fā)系統(tǒng)同樣的子母板結構設計使得PCB的制作成本降低，在達成高性能指標的同時盡可能維持低成本。 平臺硬件系統(tǒng)設計高性能視頻開發(fā)驗證平臺是以原MPEG4編解碼芯片開發(fā)系統(tǒng)為基礎設計的，保留了原來的開發(fā)系統(tǒng)的優(yōu)點。子母板結構因為在兼容性、成本與防干擾方面的獨到優(yōu)勢，在高性能視頻開發(fā)驗證平臺的設計中，依然保留了這個結構。 母板平臺母板依然采用6層PCB板，其基本結構如圖 32所示： 圖 32高性能視頻開發(fā)驗證平臺母板整體結構母板的中心是平臺的可編程邏輯核心，Xilinx公司的FPGA XC4VLX100。它能夠提供高達11萬的可編程邏輯單元，并且片內最高運行頻率達到500MHZ。它有768個用戶可用IO管腳，連接到平臺上其他的各個模塊。兩塊DDR400 SDRAM組成64MB, 32bit位寬。母板上還有低速的外存儲器SDRAM和SRAM，用以兼容較低級別視頻編解碼器的開發(fā)。FPGA還連接了平臺所有的測試接口，供開發(fā)過程中的調試用。FPGA配置電路是除了JTAG端口的實時下載配置之外的一個補充。時鐘產生模塊向FPGA提供27MHZ, 50MHZ, 200MHZ, 250MHZ四種基準時鐘。其他各種IO接口功能由子板提供，F(xiàn)PGA通過與子板連接的A,B排插和子板的各個IO接口芯片相連接。電源模塊為母板板載的各種芯片電路提供穩(wěn)定的電源供應。母板PCB的實際布局如圖 33所示：圖 33高性能視頻開發(fā)驗證平臺母板PCB布局 FPGA高性能視頻開發(fā)與驗證平臺高性能表現(xiàn)的基礎之一為Xilinx 公司出品的Virtex4 系列的FPGA XC4VLX100。Virtex4 是Xilinx 公司最新出品的多平臺FPGA 產品。它使用了90nm的制造工藝，使得在創(chuàng)造了高性能與高密度的同時，功耗卻減半。同時其具有高速的特點，全片可以工作在高達500 MHz的頻率（包括片上RAM 讀取頻率）[27]．。Virtex4 分為3個系列，如圖 34所示。LX, SX 與FX各有優(yōu)勢，LX 系列FPGA在邏輯容量以及存儲器方面的表現(xiàn)最為優(yōu)異，而我們的高性能視頻開發(fā)驗證平臺要作為專用結構與混合型結構的開發(fā)平臺，邏輯容量與存儲器表現(xiàn)是最為重要的，也因此選用了LX系列。圖 34 Xilinx Virtex4 FPGA系列LX 系列FPGA 在合適的邏輯單元容量范圍內，有如表 32所示的5款FPGA 可以供選擇[28]．：表 32 Xilinx Virtex4 LX系列FPGA指標特點/產品XC4VLX60XC4VLX80XC4VLX100XC4VLX160XC4VLX200邏輯單元59,90480,640110,592152,064200,448RAM/FIFO/ECC160200240288336全部塊RAM (kbits)2,8803,6004,3205,1846,048DCM812121212最大差分I/O對320384480480480XtremeDSP?塊6480969696配置存儲器位18,315,52024,101,44031,818,62441,863,29650,648,448封裝*/用戶IO數(shù)FF668448FF1148640768768768FF1513960960960考慮到未來平臺系統(tǒng)升級，管腳兼容性比較強的封裝為FF1148系列芯片會比較合適[29]．。再綜合考慮了價格與容量的需求，最終選定了FPGA XC4VLX100FF1148 作為平臺專用的FPGA芯片方案。使用不同的兼容封裝的FPGA芯片，平臺設計可以有低成本的解決方案。選用XC4VLX60FF1148, 面向成本考慮要求較高且對邏輯容量沒有特別大要求的開發(fā)應用；而選用XC4VLX160FF1148則可以面向成本考慮要求不高而對邏輯容量要求考慮較多的開發(fā)應用。此外，Virtex－4芯片提供了一些如下的新技術，使得高性能視頻開發(fā)平臺的功能更為強大：252。 Xesium?時鐘控制技術：組合了先進的時鐘性能，通過最小化時鐘抖動、歪斜與占空比失真，幫助實現(xiàn)高頻率運行，同時更好的協(xié)調平臺內部各個模塊間的時鐘輸入，使得視頻編解碼器各個模塊的運行更為穩(wěn)定。252。 ChipSync：源同步接口技術，發(fā)送數(shù)據(jù)的元器件產生自己的時鐘信號，并隨傳送的數(shù)據(jù)一起發(fā)送。該技術的使用使得平臺上開發(fā)的視頻編解碼器與外圍芯片之間的信號傳輸更為順暢，差錯率更小。252。 XtremeDSP? 塊：XtremeDSP塊都使用新的DSP算法，并有更高的DSP集成度，同時也提供很低的功耗、很高的性能和高效率芯片利用。能夠為視頻編解碼器的復雜編解碼算法提供很強的運算能力。252。 安全芯片AES: 基于軟件的bitstream加密和片上bitstream解密邏輯，以及存儲256位密鑰的專用存儲器。使得視頻編解碼器的開發(fā)更為安全。 DDR400 外存儲器接口做為高性能的視頻開發(fā)平臺，除了邏輯容量外，非常關鍵的一點在于外存儲器的容量和速度，這往往是限制視頻開發(fā)平臺開發(fā)能力的瓶頸因素。以HDTV（19201080）的格式為例，其水平掃描線為1920個象素點，垂直掃描線為1080個象素點，以4:2:0的亮色度比例存儲，每個象素點的亮度/色度均為8bit，幀率為30幀/秒(逐行掃描方式)。則每幀HDTV高清圖像需要的存儲容量約為(包括亮度與色度)：。算上當前幀與兩個參考幀，外加一個幀的空間做為數(shù)據(jù)交互，則幀存空間至少應該有：4＝。而再加上BBV ()的存儲容量，則外存儲器容量至少為：+＝。再來看看數(shù)據(jù)帶寬的需求。在開發(fā)過程中，視頻編解碼器中許多模塊需要有大量的數(shù)據(jù)需傳輸。以第二章中的MPEG4解碼器系統(tǒng)結構為例，首先顯示模塊就需要每秒鐘從存儲器中讀取30幀圖像數(shù)據(jù)送出顯示。回寫模塊是將重建圖像寫入到存儲器中，也是每秒30幀圖像數(shù)據(jù)。運動補償