【正文】 ，圖中（a）為測(cè)量圖像，圖中（b）為經(jīng)Sobel邊緣檢測(cè)算法處理得到的圖像，圖中（c）為經(jīng)Laplace邊緣檢測(cè)算法處理得到的圖像，圖中（d）為使用本文的自適應(yīng)閾值Canny邊緣檢測(cè)算法處理得到的圖像，通過(guò)對(duì)比實(shí)驗(yàn)可以看出使用自適應(yīng)閾值的Canny算子進(jìn)行邊緣檢測(cè)的效果明顯好于其他兩種邊緣檢測(cè)方法，自適應(yīng)閾值的Canny算子檢測(cè)到的邊緣連續(xù)性好，而且邊緣寬度只有一個(gè)像素，對(duì)噪聲的抵抗能力也較強(qiáng)。 （a）測(cè)量圖像 （b）Sobel算子檢測(cè)結(jié)果 （c）Laplace算子檢測(cè)結(jié)果 （d）本文自適應(yīng)閾值Canny算子檢測(cè)結(jié)果 邊緣檢測(cè)算法對(duì)比實(shí)驗(yàn)在圖像測(cè)量領(lǐng)域，被測(cè)件有關(guān)邊緣點(diǎn)的定位精度往往直接影響到整個(gè)測(cè)量的精度[38]。為了提高邊緣點(diǎn)的定位精度，Hueckel首先提出了亞像素邊緣檢測(cè)算法[39]。到目前為止，已有大量有效的亞像素邊緣檢測(cè)算法，如Huertas等[40]用LaplacianGaussian模板合成邊緣局部表面模型的方法生成亞像素邊緣檢測(cè)算子；鄭堅(jiān)等[41]提出一種基于局部相似性的亞像素邊緣檢測(cè)方法；Lyvers等[42]提出利用空間矩進(jìn)行亞像素邊緣檢測(cè)；Jensen等[43]采用非線性插值的方法來(lái)進(jìn)行亞像素邊緣檢測(cè)；Liu Xiaodong等[44]提出了針對(duì)二值圖像亞像素邊緣檢測(cè)算法?？梢钥闯鰜喯袼剡吘墮z測(cè)算法發(fā)展相當(dāng)迅速，已有多種可行算法供選擇使用。然而，應(yīng)當(dāng)注意的是，對(duì)于某種算法不能絕對(duì)的說(shuō)優(yōu)于其他算法，只能說(shuō)在某個(gè)特定領(lǐng)域要好于其他方法。故研究適合本文的亞像素邊緣檢測(cè)算法，快速、高效的實(shí)現(xiàn)被測(cè)物體邊緣位置的亞像素定位是本文的一個(gè)研究點(diǎn)。二維幾何量自動(dòng)測(cè)量系統(tǒng)采用柯勒照明法，因此，采集到測(cè)量圖像具有背景與目標(biāo)的灰度值差別較大、背景灰度值與目標(biāo)灰度值變化平緩。根據(jù)這個(gè)特點(diǎn)，本文使用了灰度差分重心法來(lái)確定被測(cè)物體的亞像素邊緣位置。首先，對(duì)圖像進(jìn)行像素級(jí)的邊緣定位，主要使用本文的自適應(yīng)閾值Canny邊緣檢測(cè)方法；其次，確定了邊緣的像素級(jí)位置后，在原圖像中，沿垂直和水平方向以像素邊緣點(diǎn)為中心左右各取5個(gè)像素值作為灰度差分重心法的分析基礎(chǔ)，從而得出邊緣點(diǎn)的精確位置?；叶炔罘种匦姆ㄑ厮胶痛怪狈较虻奶幚矸椒ㄊ且恢碌?，這里只介紹一種情況。以水平方向?yàn)槔?，（a）所示，（b）所示。（a）灰度值分布圖 （b）灰度差分值分布圖 灰度值及其差分分布圖灰度差分重心法是以差分為權(quán)值，以加權(quán)的形心為重心。對(duì)水平方向和垂直方向所取得的各11個(gè)像素分別求取灰度差分值，并使用灰度差分值作為權(quán)值，求出重心（x0, y0） ()其中Wi、Wj為權(quán)值。以下為實(shí)現(xiàn)圖像亞像素邊緣定位的步驟：（1）使用自適應(yīng)閾值Canny邊緣檢測(cè)算子對(duì)原圖像進(jìn)行邊緣檢測(cè)，得到像素邊緣圖像。（2）取得像素邊緣圖像中邊緣點(diǎn)的圖像坐標(biāo)（x, y），該圖像坐標(biāo)是以圖像中心為原點(diǎn)的圖像坐標(biāo)，在原圖像中，分別在水平和垂直方向上以（x, y）為中心左右各取5個(gè)像素。（3）對(duì)水平方向所取得的11個(gè)像素使用灰度差分重心法進(jìn)行亞像素邊緣坐標(biāo)提取，對(duì)垂直方向所取得的11個(gè)像素做相同處理，從而獲得重心（x0, y0）（4）由所求得的重心（x0, y0）得到對(duì)應(yīng)像素坐標(biāo)（x, y）的亞像素邊緣的像素坐標(biāo)（xs, ys），其中xs=x+x06, ys=y+y06。第四章 光柵尺數(shù)據(jù)采集模塊光柵尺數(shù)據(jù)采集硬件包括：光柵尺、光柵尺信號(hào)處理電路和數(shù)據(jù)傳輸電路。光柵尺用于采集機(jī)械平臺(tái)的X、Y方向的位移量；光柵尺信號(hào)處理電路用于處理光柵尺輸出的脈沖信號(hào)；數(shù)據(jù)傳輸電路則負(fù)責(zé)將光柵尺信號(hào)處理電路所得到的位移數(shù)據(jù)傳輸至上位機(jī)。國(guó)外的光柵尺生產(chǎn)廠家主要有Heidenhain(海德漢)和Renishaw(雷尼哨)。Heidenhain的光柵尺精度可靠，性能優(yōu)越；Renishaw的光柵尺精度穩(wěn)定，安裝方便。但是，國(guó)外產(chǎn)品的價(jià)格非常昂貴。國(guó)產(chǎn)的萬(wàn)濠光柵尺性能優(yōu)異，其信號(hào)線采用多層隔離線網(wǎng)及金屬軟外殼保護(hù)，防水及抗干擾性優(yōu)良；防塵片采用特種塑膠，耐腐蝕、耐刮傷，磨擦阻力??；部件個(gè)體化，安裝、維護(hù)、保養(yǎng)簡(jiǎn)易，防水、防塵性良好，使用壽命長(zhǎng)；且萬(wàn)濠光柵尺的價(jià)格相對(duì)于國(guó)外產(chǎn)品來(lái)說(shuō)也很低廉。本文選用的萬(wàn)濠光柵尺的型號(hào)為WTB100。 光柵尺技術(shù)參數(shù)測(cè)量長(zhǎng)度輸出信號(hào)精度光柵柵距工作速度100/200mm兩路TTL方波信號(hào)177。(5+5L/1000) μm60 m/min光柵尺信號(hào)采集電路包括整形濾波電路、FPGA信號(hào)處理電路及數(shù)據(jù)傳輸電路，首先，通過(guò)整形濾波電路對(duì)光柵尺輸出的信號(hào)進(jìn)行整形濾波；其次，將整形濾波后的信號(hào)送入FPGA，用FPGA實(shí)現(xiàn)光柵尺信號(hào)采集、細(xì)分與計(jì)數(shù)；最后，將光柵尺信號(hào)的計(jì)數(shù)值由串行通信接口傳送至上位機(jī)。1．整形濾波電路光柵尺輸出的是標(biāo)準(zhǔn)的TTL方波信號(hào)，然而在使用當(dāng)中由于隨機(jī)噪聲和電源波動(dòng)的影響，會(huì)使輸出波形失真。因此，需要將光柵尺輸出的脈沖信號(hào)通過(guò)施密特觸發(fā)器及RC濾波整形后再送入FPGA。RC低通濾波電路用于消除隨機(jī)信號(hào)的干擾，施密特整形器用于對(duì)濾波電路輸出的信號(hào)進(jìn)行整形，輸出標(biāo)準(zhǔn)的TTL方波信號(hào)。 光柵尺信號(hào)采集電路2．FPGA信號(hào)處理電路FPGA是光柵尺信號(hào)處理電路的核心器件，負(fù)責(zé)對(duì)光柵尺信號(hào)進(jìn)行辨向、細(xì)分及計(jì)數(shù)。本文選用了Altera公司的Cyclone系列FPGA芯片EP1C3T144C8，它具有價(jià)格低、容量高、特性優(yōu)良及片上資源豐富等優(yōu)點(diǎn)。要使FPGA正常工作，首先，需要設(shè)計(jì)FPGA芯片的電源電路，用于向芯片提供合適的電源；其次，還需要一些外圍的硬件電路，如配置電路、復(fù)位電路和時(shí)鐘電路等。（1）電源電路電路板由外部提供5V電源，使用圓頭插座封裝，可以直接利用5V的電源適配器，不需要直流穩(wěn)壓電源，而FPGA芯片I/，因此，所設(shè)計(jì)的電源電路主要由兩個(gè)由低壓差線性穩(wěn)壓器（LDO）組成。（2）外圍硬件電路外圍硬件電路包括配置電路、復(fù)位電路和時(shí)鐘電路。配置電路包括下載電路和配置芯片。下載電路包括JTAG下載接口和ByteBlaster（MV）并口下載接口。配置芯片使用EPCS1，EPCS1是1Mbits的Altera專用配置芯片，它本質(zhì)上是一塊專用flash，用于保存FPGA的配置信息，F(xiàn)PGA芯片掉電后，內(nèi)部的配置信息會(huì)丟失，使用配置芯片EPCS1，F(xiàn)PGA可以在上電的時(shí)候直接從EPCS1里面讀出配置內(nèi)容。EPCS1是基于SRAM的配置芯片，可以通過(guò)ByteBlaster（MV）并口下載電纜來(lái)在線將程序?qū)懭朐撔酒?，并可多次擦除、?xiě)入。EPCS1只使用主動(dòng)配置方式（AS）配置FPGA芯片，配置過(guò)程中，由FPGA芯片引導(dǎo)配置操作過(guò)程，F(xiàn)PGA芯片同時(shí)控制著外部存儲(chǔ)器和初始化過(guò)程，配置數(shù)據(jù)通過(guò)DATA0引腳送入FPGA，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。復(fù)位電路使用兩種復(fù)位方式：硬件復(fù)位、軟件復(fù)位。按下硬件復(fù)位鍵時(shí)，F(xiàn)PGA的nCONFIG引腳被拉低，此時(shí)器件復(fù)位，當(dāng)發(fā)生由低到高的電位跳變時(shí)會(huì)啟動(dòng)配置。軟件復(fù)位通過(guò)拉低FPGA芯片的全局時(shí)鐘引腳CLK3來(lái)生效。時(shí)鐘電路的20M有源晶振為FPGA內(nèi)部邏輯電路提供時(shí)鐘信號(hào)，晶振的輸出端與FPGA芯片的全局時(shí)鐘引腳CLK2連接。3．?dāng)?shù)據(jù)傳輸電路數(shù)據(jù)傳輸電路的主要功能是獲取FPGA中的脈沖計(jì)數(shù)值，并通過(guò)串行通信接口傳送給上位機(jī)，主要使用單片機(jī)作為數(shù)據(jù)傳輸電路的核心器件。單片機(jī)采用宏晶科技STC系列的STC89LE52RC單片機(jī)，STC89LE52RC單片機(jī)具有四個(gè)方面的優(yōu)點(diǎn)：一、抗干擾性能優(yōu)越；二、運(yùn)行功耗低；三、在系統(tǒng)可編程（ISP），且無(wú)需編程器，使用方便；四、速度快，晶振頻率可以達(dá)到80M。（1）單片機(jī)與FPGA之間的數(shù)據(jù)傳輸電路在FPGA中所設(shè)計(jì)的計(jì)數(shù)器中保存有當(dāng)前的X方向和Y方向兩條光柵尺脈沖信號(hào)的各24位計(jì)數(shù)值，共48位；將單片機(jī)的P0口和FPGA的I/O6I/O6I/O67~72端口相連作為數(shù)據(jù)總線，、~60端口相連作為地址總線；將24位的計(jì)數(shù)值分為高、中、低3段8位的數(shù)據(jù)，兩條光柵尺則有6段8位數(shù)據(jù)，分別使用6個(gè)固定的地址：0x000x00x100、0x010x100x110。、。（2）單片機(jī)與上位機(jī)之間的數(shù)據(jù)傳輸電路上位機(jī)串行口給出的信號(hào)是ELA RS232C信號(hào)，ELA RS232C是最常用的串行接口標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的目的是定義數(shù)據(jù)終端設(shè)備（DTE）之間的電氣特性，其通信距離可達(dá)15m。但是，RS232C規(guī)定的邏輯電平與單片機(jī)的邏輯電平是不一致的。STC89LE52RC單片機(jī)使用的是TTL電平，因此在應(yīng)用中，需要將TTL電平轉(zhuǎn)換成RS232C電平，本文使用專用電平轉(zhuǎn)換芯片MAX232來(lái)實(shí)現(xiàn)電平的轉(zhuǎn)換。 光柵尺數(shù)據(jù)采集軟件設(shè)計(jì)光柵尺數(shù)據(jù)采集軟件主要包括兩部分內(nèi)容：FPGA邏輯電路設(shè)計(jì)和單片機(jī)程序設(shè)計(jì)。FPGA邏輯電路設(shè)計(jì)主要實(shí)現(xiàn)對(duì)光柵尺的脈沖信號(hào)進(jìn)行辨向、細(xì)分和計(jì)數(shù)等；單片機(jī)程序主要實(shí)現(xiàn)從FPGA中獲取計(jì)數(shù)值，并將計(jì)數(shù)值轉(zhuǎn)化為位移數(shù)據(jù)后由串口傳送至上位機(jī)。 FPGA邏輯電路設(shè)計(jì)。FPGA邏輯電路設(shè)計(jì)包括電路設(shè)計(jì)與輸入、綜合優(yōu)化、實(shí)現(xiàn)及布局布線、調(diào)試及加載配置等步驟，下面介紹本文的FPGA邏輯電路設(shè)計(jì)：1．電路設(shè)計(jì)與輸入。電路設(shè)計(jì)與輸入常用的四種方式是：原理圖、硬件描述語(yǔ)言、狀態(tài)機(jī)與波形輸入，四種方式各有優(yōu)點(diǎn)，可依據(jù)實(shí)際情況選擇一種或多種方式進(jìn)行電路的設(shè)計(jì)與輸入。本文使用原理圖輸入的方式設(shè)計(jì)FPGA邏輯電路，所設(shè)計(jì)的電路主要由細(xì)分辨向電路、計(jì)數(shù)電路、數(shù)據(jù)輸出電路組成。（1）細(xì)分辨向電路細(xì)分辨向電路主要實(shí)現(xiàn)對(duì)光柵尺信號(hào)的四細(xì)分和辨向，光柵尺信號(hào)經(jīng)過(guò)濾波整形電路后輸入至FPGA的信號(hào)即為A、B方波信號(hào)，經(jīng)過(guò)第一級(jí)D觸發(fā)器變成A39。、B39。信號(hào)，再經(jīng)過(guò)第二級(jí)D觸發(fā)器變?yōu)锳39。39。、B39。39。信號(hào)。首先，這兩級(jí)D觸發(fā)器主要實(shí)現(xiàn)移位寄存器的功能；其次，D觸發(fā)器可以對(duì)信號(hào)再次整形，進(jìn)一步消除輸入信號(hào)中的尖脈沖對(duì)系統(tǒng)帶來(lái)的影響，這樣可以顯著提高系統(tǒng)的抗干擾性[42]。該四細(xì)分電路采用組合時(shí)序邏輯器件對(duì)A39。39。、A39。39。、B39。、B39。39。信號(hào)進(jìn)行邏輯組合，從而得到兩路輸出信號(hào)ADD、SUB，ADD是當(dāng)A超前于B時(shí)的光柵計(jì)數(shù)脈沖，此時(shí)SUB保持為高電平；反之，當(dāng)A滯后于B時(shí)，SUB為光柵計(jì)數(shù)脈沖，ADD保持高電平。將ADD與SUB輸入辨向電路后，輸出兩路信號(hào)Count、Dir，其中Count為光柵尺的計(jì)數(shù)脈沖，Dir表示光柵尺的移動(dòng)方向，Dir為高電平時(shí)，表明此時(shí)Count輸出的是A超前于B時(shí)的光柵計(jì)數(shù)脈沖，反之，則為A滯后于B時(shí)的光柵計(jì)數(shù)脈沖。（2）計(jì)數(shù)電路計(jì)數(shù)電路的功能是依據(jù)細(xì)分、辨向電路所輸出的計(jì)數(shù)信號(hào)Count、方向信號(hào)Dir進(jìn)行可逆計(jì)數(shù)，即累加或累減計(jì)數(shù)，當(dāng)光柵尺信號(hào)A超前于B時(shí)，計(jì)數(shù)器依據(jù)脈沖信號(hào)進(jìn)行累加計(jì)數(shù)；反之，計(jì)數(shù)器則依脈沖信號(hào)進(jìn)行累減計(jì)數(shù)。 四細(xì)分及辨向電路本文所使用計(jì)數(shù)器是FPGA軟件開(kāi)發(fā)工具QuartusⅡ提供的計(jì)數(shù)器宏模塊，通過(guò)Quartus II可逆計(jì)數(shù)器的設(shè)計(jì)向?qū)В渲衭pdown是可逆計(jì)數(shù)器的加減控制端；clock為計(jì)數(shù)器的時(shí)鐘端，計(jì)數(shù)器每檢測(cè)到一個(gè)時(shí)鐘信號(hào)，都會(huì)依據(jù)updown端的電平高低進(jìn)行加減一次的運(yùn)算；sclr端為計(jì)數(shù)器的異步清零端，用于清零計(jì)數(shù)值；q[23..0]為24位數(shù)據(jù)輸出端口。 24位可逆計(jì)數(shù)器 接口電路（3）接口電路FPGA與單片機(jī)之間的數(shù)據(jù)傳輸采用數(shù)據(jù)/地址總線的方式，數(shù)據(jù)總線帶寬為8bit，地址總線帶寬為3bit。，q0、q1分別為X方向和Y方向光柵尺各24位的計(jì)數(shù)器輸出值，P0為8位的數(shù)據(jù)輸出端，P1為3位的地址輸入端，MUX為一個(gè)多路器，多路器可以根據(jù)所輸入的地址信號(hào)將相應(yīng)的數(shù)據(jù)輸出至P0端口。地址信號(hào)P0[2..0]輸出數(shù)據(jù)0x001q0[23..16]0x010q0[15..8]0x100q0[7..0]0x011q1[23..16]0x101q1[15..8]0x110q1[7..0]（2）綜合優(yōu)化。將原理圖設(shè)計(jì)輸入翻譯成由與、或、非門、RAM、觸發(fā)器等基本邏輯單元組成的邏輯連接（網(wǎng)表），并根據(jù)目標(biāo)與要求（約束條件）優(yōu)化所生成的邏輯連接，輸出edf和edn等標(biāo)準(zhǔn)格式的網(wǎng)表文件。（3）實(shí)現(xiàn)及布局布線。綜合的結(jié)果是邏輯網(wǎng)表，需要使用FPGA廠商提供的軟件工具，根據(jù)所選芯片的型號(hào)，將邏輯網(wǎng)表適配到具體的器件上，這個(gè)過(guò)程就是實(shí)現(xiàn)過(guò)程。實(shí)現(xiàn)過(guò)程中最主要的過(guò)程是布局布線。布局指將邏輯網(wǎng)表中的硬件原語(yǔ)或底層單元合理的適配到FPGA內(nèi)部的固有硬件結(jié)構(gòu)上，布局的優(yōu)劣對(duì)設(shè)計(jì)的最終實(shí)現(xiàn)結(jié)果影響較大；布線指根據(jù)布局的拓?fù)浣Y(jié)構(gòu)，利用FPGA內(nèi)部的各種連線資源，合理正確連接各個(gè)元件的過(guò)程。（4）調(diào)試與加載配置。設(shè)計(jì)開(kāi)發(fā)的最后步驟就是在線調(diào)試或?qū)⑸傻呐渲梦募?xiě)入芯片中進(jìn)行測(cè)試。將所設(shè)計(jì)的邏輯電路經(jīng)過(guò)綜合優(yōu)化及布局布線后，生成了后綴名為sof的目標(biāo)文件，目標(biāo)文件則通過(guò)ByteBlaster并口下載電纜下載至目標(biāo)芯片。至此，F(xiàn)PGA邏輯電路部分的設(shè)計(jì)與實(shí)現(xiàn)都已完成，通過(guò)實(shí)際的使用表明本文所設(shè)計(jì)的電路工作穩(wěn)定可靠，順利實(shí)現(xiàn)了對(duì)光柵尺信號(hào)的細(xì)分辨向，而所使用的電子器件的數(shù)量及所設(shè)計(jì)的PCB的面積和復(fù)雜程度都優(yōu)于傳統(tǒng)的硬件電路細(xì)分法。數(shù)據(jù)傳輸程序在單片機(jī)中實(shí)現(xiàn)，程序主要完成從FPGA中獲取計(jì)數(shù)值，將計(jì)數(shù)值轉(zhuǎn)化為位移數(shù)據(jù)，并通過(guò)串口傳送至上位機(jī)。數(shù)據(jù)傳輸程序首先完成串口、定時(shí)器以及I/O的初始化。然后，程序不斷查詢串口接收到的數(shù)據(jù)，當(dāng)接收到字符‘s’時(shí)，程序取FPGA邏輯電路中的計(jì)數(shù)值，并將計(jì)數(shù)值經(jīng)過(guò)處理轉(zhuǎn)換為相對(duì)位移量，然后發(fā)送至上位機(jī)。數(shù)據(jù)的發(fā)送格式為：以字符串“:*”作為起始字符，并以“\n”作為終止字符。數(shù)據(jù)在起始字符與終止字符之間，這樣做的目的是為了