【正文】 0: if(C1 == T1ms) i = i + 139。b1。 else rScan = 639。b011_111。 1: if(C1 == T1ms) i = i + 139。b1。 else rScan = 639。b101_111。 2: if(C1 == T1ms) i = i + 139。b1。 else rScan = 639。b110_111。 3: if(C1 == T1ms) i = i + 139。b1。 else rScan = 639。b111_011。 4: if(C1 == T1ms) i = i + 139。b1。 else rScan = 639。b111_101。 5: if(C1 == T1ms) i = i + 139。b1。 else rScan = 639。b111_110。 endcase assign Scan_sig = rScan。endmodule****************************************************************************************** //數(shù)碼管顯示控制******************************************************************************************module led_control(clk,Rst,Number_sig,Number_date)。input clk。input Rst。input [23:0] Number_sig。output [3:0] Number_date。parameter T1ms = 1639。d49999。reg [15:0] C1。always @(posedge clk or negedge Rst) if(!Rst) C1 = 1639。d0。 else if(C1 == T1ms) C1 = 1639。d0。 else C1 = C1 + 139。b1。 reg [3:0] i。reg [3:0] rNumber。always @(posedge clk or negedge Rst) if(!Rst) begin i = 439。d0。 rNumber = 439。d0。 end else case(i) 0: if(C1 == T1ms) i = i + 139。b1。 else rNumber = Number_sig[23:20]。 1: if(C1 == T1ms) i = i + 139。b1。 else rNumber = Number_sig[19:16]。 2: if(C1 == T1ms) i = i + 139。b1。 else rNumber = Number_sig[15:12]。 3: if(C1 == T1ms) i = i + 139。b1。 else rNumber = Number_sig[11:8]。 4: if(C1 == T1ms) i = i + 139。b1。 else rNumber = Number_sig[7:4]。 5: if(C1 == T1ms) i = i + 139。b1。 else rNumber = Number_sig[3:0]。 endcase assign Number_date = rNumber。endmodule****************************************************************************************** //主狀態(tài)機(jī)******************************************************************************************module main_state_machine(clk,Rst,key_out,correct,error,main_state,same,key_mem)。input clk。input Rst。input [3:0] key_out。input [2:0] key_mem。input correct。input error。input same。output [4:0] main_state。reg [4:0] main_state。 //主狀態(tài)parameter [4:0] waits = 539。b00001, pass = 539。b00010, forbid = 539。b00100, in_put = 539。b01000, update = 539。b10000。reg KH2L_f1。 //檢測按鍵電平reg KH2L_g1。reg KH2L_f2。reg KH2L_g2。reg KH2L_f3。reg KH2L_g3。wire H2L_sig1。wire H2L_sig2。wire H2L_sig3。always @(posedge clk or negedge Rst) if(!Rst) begin KH2L_f1 = 139。b1。 KH2L_g1 = 139。b1。 KH2L_f2 = 139。b1。 KH2L_g2 = 139。b1。 KH2L_f3 = 139。b1。 KH2L_g3 = 139。b1。 end else begin KH2L_f1 = key_mem[0]。 KH2L_g1 = KH2L_f1。 KH2L_f2 = key_mem[1]。 KH2L_g2 = KH2L_f2。 KH2L_f3 = key_mem[2]。 KH2L_g3 = KH2L_f3。 end assign H2L_sig1 = (KH2L_g1amp。(!KH2L_f1))? 139。b1:139。b0。assign H2L_sig2 = (KH2L_g2amp。(!KH2L_f2))? 139。b1:139。b0。assign H2L_sig3 = (KH2L_g3amp。(!KH2L_f3))? 139。b1:139。b0。//主狀態(tài)機(jī)always@( posedge clk or negedge Rst ) begin if(!Rst) main_state = waits。 else case(main_state) waits: if ((H2L_sig1 || H2L_sig2 || H2L_sig3) amp。amp。(key_out === 439。d11)) main_state = in_put。 in_put: if(correct == 1) //由in_put轉(zhuǎn)換到pass的條件 main_state = pass。 //還要顯示correct else if (error == 1) main_state = forbid。 //顯示error pass: if((H2L_sig1 || H2L_sig2 || H2L_sig3) amp。amp。(key_out == 439。d10)) main_state = update。 //進(jìn)入修改密碼狀態(tài) else if((H2L_sig1 || H2L_sig2 || H2L_sig3) amp。amp。 (key_out == 439。d11)) //關(guān)鎖 main_state = waits。 update: if((H2L_sig1 || H2L_sig2 || H2L_sig3) amp。amp。 (key_out == 439。d11) amp。amp。 (same == 1)) main_state = waits。 else if((H2L_sig1 || H2L_sig2 || H2L_sig3) amp。amp。 (key_out == 439。d11) amp。amp。 (same == 0)) main_state = pass。 forbid: if((H2L_sig1 || H2L_sig2 || H2L_sig3) amp。amp。 (key_out == 439。d11)) main_state = waits。 endcase endendmodule****************************************************************************************** //數(shù)碼管模塊頂層封裝******************************************************************************************module top_led(clk,Rst,Number_sig,Duan_date,Scan_sig)。input clk。input Rst。input [23:0] Number_sig。output [6:0] Duan_date。output [5:0] Scan_sig。wire [3:0] Number_date。led_control U1( .clk(clk), .Rst(Rst), .Number_sig(Number_sig), .Number_date(Number_date))。led_encode U2( .clk(clk), .Rst(Rst), .Number_date(Number_date), .Duan_date(Duan_date))。led_scan U3( .clk(clk), .Rst(Rst), .Scan_sig(Scan_sig))。endmodule******************************************************************************************36 / 36