【正文】 線、地線怎樣走。對于差分形式的電路結構，最好在版圖設計時也講究對稱，這樣有助于提供電路性能。當采用的工藝有多晶硅和多層金屬時，布線的靈活性很大。一般信號線用第一層金屬，信號線交叉的地方用第二層金屬。層與層之間通過接觸孔連接，在可能的情況下適當增加接觸孔數(shù)，可確保連接的可靠性。輸入與輸出最好分布在芯片的兩端，例如讓信號從左邊輸入，右邊輸出，這樣可以減小輸出到輸入的地磁干擾。應確保電路中各處電位相同，芯片內部的電源線和地線應全部連通。對于高頻信號，應盡量減少寄生電容的干擾，第一層金屬和第二層金屬之間會形成電容。金屬或多晶硅連線越長，電阻值越大，為防止寄生大電阻對電路性能的影響，電路中盡量不走長線。MOS管的尺寸（柵長、柵寬）是有電路模擬時定下來的，畫MOS管時應按照這些尺寸進行。對NMOS管，應當充分保證其襯底接地，而PMOS管應當保證其襯底充分接高電平。整個電路的有效面積可能僅僅占整個面積的很小一部分，因而對于芯片中的空閑面積，可以盡量設計成電容，利用電容來旁路外界電源和減少地對電路性能的影響。電路提?。‥xtract） 運行LEdit中Extract命令后，可以生成版圖的電路拓撲。該拓撲關系的描述包括：元件和元件相連的節(jié)點清單，或者是節(jié)點和節(jié)點間連接的元件清單。為了能從顯示器上直接發(fā)現(xiàn)錯誤，電路提取產(chǎn)生待檢查版圖的簡化圖。在簡化圖里，只有代表元件、節(jié)點和端點的幾何體被保留下來。[15]4) LEdit中提取的CMOS放大器版圖的TSpice文件： TSpice文件Figure The TSpice file由TSpice文件可知，CMOS放大器的版圖由11個MOS管和6個電容組成，包括6個NMOS管（MMMMM11）、5個PMOS管（MMMMMM9）、1個耦合電容（C4＝）和外接5個焊盤引起的寄生電容（C1=C2=C3=C5=C6=250fF），對照OrCAD中各元器件參數(shù)的設置，符合尺寸要求，可進行后續(xù)模擬。 TSpice仿真1) CMOS放大器共模輸入：（1） ： TSpice設置Figure TSpice settings（2）WEdit幅頻/相頻特性曲線顯示： WEdit輸出波形顯示Figure The WEdit output waveform display由輸出波形知V(DB)=，帶寬=，相位裕度=65176。，滿足CMOS放大器設計指標：開環(huán)增益大于80dB、單位增益帶寬大于2MHz和相位裕度大于45176。的要求。（3） ： 功耗Figure power dissipation由輸出文件知，滿足設計指標功耗小于100uW的要求。2) CMOS放大器共模輸入：（1）： TSpice設置Figure TSpice settings（2）WEdit幅頻/相頻特性曲線顯示： WEdit輸出波形顯示Figure The WEdit output waveform display由輸出波形知V(DB)=，帶寬=，相位裕度=54176。，滿足CMOS放大器設計指標：開環(huán)增益大于80dB、單位增益帶寬大于2MHz和相位裕度大于45176。的要求。（3） TSpice仿真輸出文件 功耗Figure power dissipation由輸出文件知，滿足設計指標功耗小于100uW的要求。3) CMOS放大器共模輸入：（1）： TSpice設置Figure TSpice settings（2）WEdit幅頻/相頻特性曲線顯示： WEdit輸出波形顯示Figure The WEdit output waveform display由輸出波形知V(DB)= ，帶寬=，相位裕度=63176。，滿足CMOS放大器設計指標：開環(huán)增益大于80dB、單位增益帶寬大于2MHz和相位裕度大于45176。的要求。（3） TSpice仿真輸出文件 功耗 power dissipation由輸出文件知，滿足設計指標功耗小于100uW的要求。綜上所述，通過TSpice、WEdit對該CMOS放大器電路的模擬，電路中各參數(shù)的設置符合設計指標要求：單電源電壓：5V；共模輸入范圍：~；開環(huán)增益：≥80dB；單位增益帶寬：≥2MHz；相位裕度45176。；版圖面積1mm1mm ；功耗：≤。5 總結畢業(yè)設計結束了，回想此次圍繞CMOS運算放大器設計所做的工作，我從最初的迷茫、無助，生疏，到最后的了解和熟悉，我有很深的體會：按照畢業(yè)論文設計的計劃安排，第一步我需要根據(jù)CMOS放大器的性能指標，利用Pspice軟件對電路進行模擬仿真，確定各MOS管器件的尺寸和電容值的大小。最初我沒的到設計的要領就盲目的畫出了Pspice的仿真圖，但是最后因為創(chuàng)建文件時出現(xiàn)了錯誤，所以失敗了一次。后來經(jīng)過老師的指導，電路圖我是做了出來，畢竟要兼顧考慮11個MOS管的寬長比，使其電路圖的輸出同時滿足增益、帶寬、相位裕度、功耗和共模輸入范圍的設計指標要求，并不是一件容易的事。我在網(wǎng)上查閱了有關文獻和資料，同時結合老師的指導書籍，對電路結構作了一定的分析，明白了各管子的功能和對設計指標的貢獻。在老師的指導下，嘗試逐級調試電路的方法。由于有了方向，調試參數(shù)的過程雖然枯燥乏味，也不能影響我對最終參數(shù)的獲取，這使我感覺離成功更近了。在接下去的時間里，我要利用LEdit完成CMOS放大器的版圖設計，由于以往沒有接觸過LEdit軟件，對于怎樣在短時間內熟悉并掌握它的使用是一個很大的挑戰(zhàn)，好在有《專業(yè)綜合設計指導書》，開始我是先用LEdit軟件做了PMOS和NMOS的版圖設計，后來又繪制了CMOS反相器。我對這個軟件已經(jīng)有了一個初步的了解和前期準備，CMOS運算放大器的版圖繪制對我來說就沒有當初那么生疏了。最后一個環(huán)節(jié)是使用TSpice軟件完成CMOS放大器的模擬仿真。由于TSpice也是一個我沒有接觸過的軟件，我利用之前的經(jīng)驗完成了對TSpice的了解，和CMOS放大器的模擬仿真。對于版圖的繪制，我有以下幾點體會：力求層次化設計：即按功能將版圖劃分為若干子單元，每個子單元又可以包含若干子單元，從最小得子單元進行設計，這種方法大大減小了設計和修改得工作量，且機構嚴謹、層次清晰；在構思版圖機構時，不但要考慮版圖所占的面積、輸入和輸出的合理分布、減小不必要的寄生效應的 ，而且還要力求版圖與電路原理圖保持一致，同時版圖應美觀大方（空閑面積盡量設計成電容）。這次畢業(yè)設計的設計過程彎路走了不少，因為自己的急于求成，沒有抓住重點下功夫，設計過程常常事倍功半。最終通過老師的教誨和后來潛下心思地學習、思考、實踐，我感覺收益頗豐。能用所學知識服務所用，讓我倍感欣慰。參考文獻 [1]　潘銀松，孟麗婭．專業(yè)綜合設計指導書[M]．重慶大學出版社．2006．9～11[2]　高保嘉. MOS VLSI分析與設計[M]. 北京. 電子工業(yè)出版社. 2002. 8～10[3]　謝永瑞. VLSI概論[M]. 北京. 清華大學出版社. 2002. 6～7[4]　[M]. 北京. . 5～10[5]　[M]. 陜西: 西安電子科技出版社. 1999. 21～27[6]　廖裕評, 陸瑞強. 集成電路設計與布局實戰(zhàn)指導[J]. 北京: 科學技術出版社. 2004,5(10):10～11[7]　陳中建. CMOS電路設計布局與仿真[M]. 北京: 機械工業(yè)出版社. 2006. 22～23[8]任樂寧, 朱章明等. 一種基于準浮柵技術的新型低壓全差分運算放大器[J]. 電路與系統(tǒng)學報. 2004,4(1):11～13[9] 徐棟麟, 林越等. 低電壓滿電源幅度CMOS運算放大器設計[M]. 固體電子學研究與發(fā)展. 2004. 10～15[10] 徐躍, 黃海云等. [J]. 微電子學與計算機. 2004,7(8): 3～7[11] 。[M].北京:電子工業(yè)出版社,2004. 4～9[12] Johan ：理論與設計[M].北京：清華大學出版社，～14[12] 唐長文，博士生學位專業(yè)課程VLSI“CMOS運算放大器設計優(yōu)化方法研究”[J].2002,4(3):22～26[14] Paul ,Fellow,IEEE,and Robert ,Fellow,IEEE,“MOSOperational Amplifier DesignA Tutorial Overview”[J]1990,3(19) :11～14[15],“Chargepump phaselock loops”[J] IEEE ,3(2): 10～12 致謝在本文完成之際，我首先要感謝顧老師，本文就是在顧老師的精心指導和大力支持下完成的，顧老師以其嚴謹求實的治學態(tài)度、高度的敬業(yè)精神孜孜以求的工作作風對我產(chǎn)生了重要影響。在此次的論文設計過程中我走了很多彎路，在論文初期由于很多知識都很生疏，軟件也不太會用，一度產(chǎn)生了厭倦和放棄的念頭，是老師的悉心指導使我又重新拾起信心，從設計中學習到了很多東西。設計時間雖然不長，但是對于我以后的發(fā)展是非常重要的，什么事情都不是一蹴而就的，他需要一個人全身心的投入其中，從最初的迷茫，無助到最后的精通，都是一個人需要深深體會的?？傊抢蠋煘槲业恼撐捻樌瓿芍赋隽撕芎玫姆较?，當然我自己的努力也不可忽視，如果僅有指導而沒有實踐，本論文也不可能完成。 最后，再次對關心、幫助我的顧老師表示衷心地感謝。44