【正文】 連。4．比較、選擇、存儲單元(CSSU)。5．指數(shù)編碼器可以在單個周期內(nèi)計算40位累加器中數(shù)值的指數(shù)。6．雙地址生成器包括8個輔助寄存器和兩個輔助寄存器算術(shù)運算單元(ARAU)存儲器64K字程序存儲器、64K字數(shù)據(jù)存儲器以及64K字I/O空間。程序存儲器可以擴展。指令系統(tǒng)1．單指令重復和塊指令重復操作。2．塊存儲器傳送指令。3．32位長操作數(shù)指令。4．同時讀入兩個或3個操作數(shù)的指令。5．并行存儲和并行加載的算術(shù)指令。6．條件存儲指令。7．從中斷快速返回指令。在片外圍電路1．軟件可編程等待狀態(tài)發(fā)生器。2．可編程分區(qū)轉(zhuǎn)換邏輯電路。3．帶有內(nèi)部振蕩器。4．外部總線關(guān)斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號。5．數(shù)據(jù)總線具有總線保持器特性。6．可編程定時器。并行主機接口(HPI)。電源1．可用IDLE1，IDLE2和IDLE3指令控制功耗，以工作在省電方式。2．可以控制關(guān)斷CLKOUT輸出信號。在片仿真接口(JTAG)速度單周期定點指令執(zhí)行時間為25/20/15/(40/50/66/80/100MIPS)。 最小系統(tǒng)模塊硬件設(shè)計最小系統(tǒng)模塊是使得DSP芯片TMS320C5402能夠工作的最精簡模塊，它主要包括電源電路、復位電路、時鐘電路和存儲器接口電路。 電源電路(CVDD) I/O電壓(DVDD)，并且DSP對這兩種電源加電次序也有要求，理想情況下兩個電源同時加電，但是一般情況下都很難做到，這時應(yīng)先對CVDD加電，然后對DVDD上電。講究上電次序的原因在于：如果只有CPU內(nèi)核獲得供電，周邊I/O口沒有供電，對芯片是不會產(chǎn)生任何損害的，只是沒有輸入和輸出能力而已；但是，如果反過來，周邊I/O得到供電而CPU內(nèi)核沒有加電，那么芯片緩沖/驅(qū)動部分的三極管在一個未知狀態(tài)下工作，這是非常危險的。鑒于噪聲的簡單性，我們使用TI公司提供的DSP專用電源芯片TPS73HD318構(gòu)建電源電路，同時也避免了上電次序的問題。根據(jù)TPS73HD318芯片性能設(shè)計雙電壓輸出的電源電路[31,32]，如圖32所示。圖32 電源電路 Power supply circuit本系統(tǒng)中，由于我們選擇了DSP專用的電源管理芯片TPS73HD318，該芯片本身可以提供寬度為200ms的低電平復位脈沖，為了是系統(tǒng)電路簡單，所以不再設(shè)計自動復位電路。 時鐘電路C5402時鐘信號的產(chǎn)生有兩種方法：使用外部時鐘源；使用芯片內(nèi)部的振蕩器。若使用外部時鐘源，只要將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空；若使用芯片內(nèi)部的振蕩器，只要在芯片的Xl和X2/CLKIN引腳之間接入一個晶體，用于啟動內(nèi)部振蕩器。本系統(tǒng)采用內(nèi)部振蕩器，在管腳X1和X2/CLKOUT之間連接一個10MHz晶體來啟動內(nèi)部振蕩器[34]。為了實現(xiàn)DSP系統(tǒng)實時處理信號的效果，希望系統(tǒng)頻率越快越好。C5402最高可達100MHz工作頻率，如果仍采用傳統(tǒng)的2分頻或4分頻的方式，勢必要求外部頻率很高，這里我們采用了更加靈活的可編程PLL (Programmable PhaseLocked Loop)方式。C5402內(nèi)部具有一個可編程鎖相環(huán)(PLL)，它可以配置為以下兩種模式：1．PLL模式。輸入時鐘乘以一個1~31之間的常數(shù)。2．DIV模式。輸入時鐘除以2或40。PLL具有倍頻功能，其輸出信號的頻率是輸入信號的頻率乘上一個倍數(shù)，PLL把外部基準頻率變成多種頻率提供給不同的具體系統(tǒng)，以滿足各種應(yīng)用的需要。PLL受存儲器映射的時鐘模式寄存器CLKMD控制。復位后，CLKMD的值根據(jù)C5402芯片三根輸入引腳CLKMD1~CLKKMD3確定，從而確定DSP的工作時鐘。本方案中，外接晶體頻率為10MHz為了得到倍頻系數(shù)10，需設(shè)置時鐘模式寄存器CLKMD的值為9007H，引腳CLKMD1～CLKKMD3設(shè)計成001，則復位后VC5402的工作頻率是1010=100MHz。 McBSP模塊硬件設(shè)計在DSP應(yīng)用系統(tǒng)設(shè)計中必不可少的是各種數(shù)據(jù)傳輸接口的設(shè)計。與并行接口相比，串行接口的最大特點是減少了器件引腳數(shù)目，降低了接口設(shè)計復雜性。多數(shù)DSP芯片提供的是同步串口，TMS320C5402提供的多通道緩沖串口(McBSP)可以很方便地與編解碼芯片(CODEC)或串行ADC直接連接，使得電路的設(shè)計更加簡捷。本節(jié)將研究多通道緩沖串口(McBSP)的應(yīng)用，給出音頻接口芯片TLC320AD50C與TMS320C5402的接口設(shè)計，以實現(xiàn)信號的轉(zhuǎn)換和傳輸。 多通道緩沖串行口多通道緩沖串行口(McBSP)[35]是在緩沖串行口的基礎(chǔ)上發(fā)展起來的。在外部通道選擇電路的控制下，采用分時方式實現(xiàn)多路緩沖串行通信。McBSP串行口可以與其他C54x器件、編程器或其他串口器件通信。McBSP的功能包括：全雙工通信、可進行律或A律的壓縮擴展通信、雙緩沖的發(fā)送和三緩沖接收數(shù)據(jù)存儲器，支持連續(xù)的數(shù)據(jù)流傳送、獨立的發(fā)送接收幀和時鐘信號、多達128路發(fā)送和接收通道、可直接與工業(yè)標準的編碼器，A/D，D/A器件連接并通信、數(shù)據(jù)的字長可選擇，包括8，12，16，20，24和32位、幀同步和時鐘信號的極性可編程；可編程內(nèi)部時鐘和幀發(fā)生器。1．McBSP框圖及接口 多通道緩沖串口由接收發(fā)送、時鐘及幀同步信號、多通道選擇及CPU中斷信號和DMA同步信號組成，如圖33所示。圖33 McBSP 框圖 McBSP block diagram表31給出了有關(guān)引腳的定義，McBSP通過這7個引腳為外部設(shè)備提供了數(shù)據(jù)通道和控制通道。McBSP通過DX和DR實現(xiàn)DSP與外部設(shè)備的通信和數(shù)據(jù)交換。表31 McBSP 引腳說明Table 31 McBSP pin description引腳I/O/Z說明DRI串行數(shù)據(jù)接收DXO/Z串行數(shù)據(jù)發(fā)送CLKRI/O/Z接收數(shù)據(jù)位時鐘CLKXI/O/Z發(fā)送數(shù)據(jù)位時鐘FSRI/O/Z接收幀同步FSXI/O/Z發(fā)送幀同步CLKSI外部時鐘輸入2．McBSP的工作原理 McBSP通過DX和DR引腳與外部進行通信，時鐘和幀同步等控制信息通過CLKX、CLKR、FSX和FSR引腳來實現(xiàn)。C5402內(nèi)部CPU對McBSP的操作是利用16位控制寄存器，通過片內(nèi)外設(shè)總線進行存取控制。數(shù)據(jù)發(fā)送和接收如圖3圖35所示。數(shù)據(jù)發(fā)送過程為：首先，CPU通過外設(shè)總線，將數(shù)據(jù)寫入數(shù)據(jù)發(fā)送寄存器DXR[1,2]。然后，將DXR[l,2]中的發(fā)送數(shù)據(jù)傳送到發(fā)送移位寄存器XSR[1,2]中。最后，通過發(fā)送移位寄存器XSR[l,2]，將數(shù)據(jù)經(jīng)DX引腳移出發(fā)送。圖34 數(shù)據(jù)發(fā)送時序圖 Data transmit sequence diagram數(shù)據(jù)接收過程為：首先，McBSP串口通過DR引腳，將接收數(shù)據(jù)移入接收移位數(shù)據(jù)寄存器RSR[l,2]中。其次，將RSR[l,2]中的接收數(shù)據(jù)拷貝到接收緩沖寄存器RBR[l,2]。再次，將RBR[1,2]中的接收數(shù)據(jù)復制到數(shù)據(jù)接收寄存器DRR[1,2]；最后，CPU或DMA控制器從DRR [1,2]中讀出數(shù)據(jù)。圖35 數(shù)據(jù)的接收時序圖 Data reception sequence diagram 語音接口芯片TLC320AD50CTLC320AD50C是美國德州儀器(TI)公司生產(chǎn)的包含有A/D及D/A轉(zhuǎn)換的多功能模擬接口芯片。芯片集成了16位A/D和D/A轉(zhuǎn)換器，使用過采樣(over sampling)技術(shù)提供16位A/D和D/A低速信號轉(zhuǎn)換，該器件包括兩個串行的同步轉(zhuǎn)換通道，工作方式和采樣速率均可由DSP編程設(shè)置。其內(nèi)部ADC之后有抽樣濾波器，DAC之前有插值濾波器，接收和發(fā)送可同時進行?？刹捎脝?V電源供電也可以采用5V模擬、3V數(shù)字雙電源供電；功耗最大為175mW，掉電方式時的最大功耗20mW；可配置成主機或從機工作方式，一個串行接口可支持3個從機。1．引腳圖 TLC320AD50C的封裝及引腳分布如圖36所示。圖36 TLC320AD50C的引腳排列圖 TLC320AD50C diagram of the pin2．功能介紹 TLC320AD50C的主要功能有[36]：內(nèi)含16位精度的E–△ADC和DAC，DAC和ADC各同步串行輸入輸出、多種數(shù)據(jù)傳輸模式，可通過串行口或直接配置接口(DCSI)對寄存器編程，控制工作方式、采樣率、輸入/輸出增益等、可與TMS320C5x系列DSP多通道緩沖串口(McBSP)直接串接通信。3．工作原理 TLC320AD50C與外界串行通信可以分為主通信和次通信。在主通信中，有兩種數(shù)據(jù)傳送模式，16位傳送模式和15+1位傳送模式，可通過控制寄存器設(shè)定。默認情況下為15+1位傳送模式。若采用15+1位傳送模式，其最低位D0為非數(shù)據(jù)位，輸入DAC數(shù)據(jù)的D0位為次通信請求位，輸出ADC數(shù)據(jù)的D0位為M/S腳的狀態(tài)位。次通信只有在發(fā)出請求時產(chǎn)生，當主通信采用15+1位模式時，可以進行次通信請求；當主通信采用16位模式時，則必須由FC腳輸入信號來產(chǎn)生次通信請求。4．硬件接口 圖37給出TMS320C5402與TLC320AD50C硬件接口電路。管腳M/S經(jīng)過l0K電阻上拉，將TLC320AD50C設(shè)置成主動工作模式；選擇INP和INM作為ADC的輸入，將AUXP和AUXM接至模擬地；DAC的正相輸出經(jīng)過一階低通濾波后送給模擬設(shè)備，反相輸出不用；管腳FC接地，系統(tǒng)只能采用軟件方式申請觸發(fā)次通信模式；數(shù)據(jù)格式為15+1比特模式。，采樣頻率選擇為8KHz，內(nèi)部PLL使能（控制寄存器4中的N=8）。通過寄存器設(shè)置，將TMS320C5402的FSX、FSR、CLKR、CLKX配置為外部輸人，TLC320AD50C的SCLK配置為內(nèi)部產(chǎn)生。這樣數(shù)據(jù)接收/發(fā)送幀同步信號、移位時鐘信號均由TLC320AD50C產(chǎn)生。串行口的接收/發(fā)送過程受TLC320AD50C的控制。圖37 TMS320C5402與TLC32DAD50C硬件連接示意圖 TMS320C5402 and TLC32DAD50C hardware connection diagram 音視頻矩陣控制模塊本模塊實現(xiàn)了多路音視頻信號的智能控制切換，主要分為前端處理、矩陣控制、后級驅(qū)動三個部分如下系統(tǒng)框圖如圖38所示。圖38 矩陣控制模塊框圖 Matrix control module block diagram1．AV信號的前端處理 本模塊對音視頻信號在輸入級前端進行了簡單的處理，對音頻信號進行了阻容濾波和放大后一路送給矩陣開關(guān)，一路接入TLC320AD50C進行采樣，傳送給DSP進行數(shù)據(jù)處理。對視頻信號進行阻抗匹配處理。2．AV信號的智能切換控制 音頻信號采用集成模擬開關(guān)MT8816，主要應(yīng)用于電信專用分組交音頻信號切換，也可以用于視頻信號的切換。帶寬可達4M，完全滿足應(yīng)用視頻信號對帶寬的要求。該芯片內(nèi)部具有一個的模擬開關(guān)陣列，有16*8個交叉點。7~128線地址譯碼器可以完成對128個交叉點的尋址。視頻開關(guān)矩陣芯片MAX4456，可將任意輸人端的視頻信號切換到任一緩沖輸出端，有并行和串行兩種工作方式，可根據(jù)需要選擇。3．AV信號的后級驅(qū)動 信號經(jīng)過切換電路有一定衰減，需要增加驅(qū)動能力和下級匹配輸出。音頻用NE5532的跟隨器驅(qū)動放大，視頻信號用專業(yè)視頻信號放大芯片MAX497提高驅(qū)動能力，用75歐電阻匹配視頻信號輸出。 本章小結(jié)本章主要介紹音視頻控制系統(tǒng)硬件的實現(xiàn)方法，主要包括最小系統(tǒng)模塊、McBSP模塊、矩陣控制等模塊的硬件設(shè)計。在TI公司DSP芯片TMS320C5402最小系統(tǒng)模塊的基礎(chǔ)上進行功能擴展，對音視頻信號進行了簡單的前端處理，介紹了多通道緩沖串口(McBSP)與音頻接口芯片(TLC320AD50C)的連接以及音視頻矩陣控制模塊電路的設(shè)計，給出了相應(yīng)的硬件配置。第4章 系統(tǒng)軟件實現(xiàn) 軟件開發(fā)工具介紹C5402的開發(fā)工具包括代碼生成和代碼調(diào)試工具兩大類。代碼生成工具是將源程序進行編譯、匯編并鏈接成可執(zhí)行程序。代碼調(diào)試工具是對可執(zhí)行程序進行調(diào)試，使其能夠達到預(yù)計目標。CCS (Code Composer Studio)是TI公司推出的用于開發(fā)DSP芯片的集成開發(fā)環(huán)境，它采用Windows風格界面，集編輯、編譯、鏈接、軟件仿真、硬件調(diào)試以及實時跟蹤等功能于一體，能完成DSP系統(tǒng)開發(fā)過程的各個環(huán)節(jié)，極大地方便了DSP芯片的開發(fā)與設(shè)計，是目前使用最為廣泛的DSP開發(fā)軟件之一。CCS有兩種工作模式，即：軟件仿真器模式和硬件在線編程模式；前者可以脫離DSP芯片，在PC機上模擬DSP的指令集和工作機制，主要用于前期算法實現(xiàn)和調(diào)試；后者可以實時運行在DSP芯片上，與硬件開發(fā)板相結(jié)合在線編程和調(diào)試應(yīng)用程序。 CCS的組成CCS的開發(fā)系統(tǒng)主要由以下組件構(gòu)成：1．TMS320C54x集成代碼產(chǎn)生工具。2．CCS集成開發(fā)環(huán)境。3．DSP/BIOS實時內(nèi)核插件及其應(yīng)用程序接口API。4．實時數(shù)據(jù)交換的RTDX插件以及相應(yīng)的程序接口API。5．由TI公司以外的第三方提供的各種應(yīng)用模塊插件。 CCS的主要功能CCS的功能十分強大，它集成了代碼的編輯、編譯、鏈接和調(diào)試等諸多功能，而且支持C/C++和匯編的混合編程，其主要功能如下：1．具有集成可視化代碼編輯界面，用戶可通過其界面直接編寫C、匯編、cmd文件等。2．含有集成代碼生成工具，包括匯編器、優(yōu)化C編譯器、鏈接器等，將代碼的編輯、編譯、鏈接和調(diào)試等諸多功能集成到一個軟件環(huán)境中。3．高性能編輯器支持匯編文件的動態(tài)語法加亮顯示，使用戶很容易閱讀代碼，發(fā)現(xiàn)語法錯誤。4．工程項目管理工具可對用戶程序?qū)嵭许椖抗芾怼Ｔ谏赡繕顺绦蚝统绦驇斓倪^程中，建立不同程序的跟蹤信息，通過跟蹤信息對不同的程序進行分類管理。5．基本調(diào)試工具具有裝入執(zhí)行代碼、查看寄存器、存儲器、反匯編、變量窗口等功能，并支持C源代碼級調(diào)