【正文】 分別用兩片12位A/D芯片采集，采集過程中把數(shù)據(jù)緩沖到FIFO中，同時通過單片機(jī)MCU（USB芯片）把A/D芯片采集的樣本數(shù)據(jù)從FIFO中取出并通過USB接口傳給PC機(jī)。改變掃頻信號的頻率并依次把掃頻信號加在變壓器的一端,同時檢測該頻率下繞組兩端的對地電壓信號Vi(f)和Vo(f),對數(shù)據(jù)經(jīng)過運(yùn)算將得到該頻率下的幅頻值H(f)，便可獲得試品的一系列幅頻值。再由LabVIEW軟件來處理并顯示整條幅頻曲線。對比變壓器投入使用前的幅頻曲線和變壓器變形后的幅頻曲線便可判斷變壓器繞組變形情況 [4]。對于下路，由基于DDS技術(shù)的A/D控制信號電路和CPLD芯片組合產(chǎn)生A/D芯片的時鐘信號。FIFO工作開始信號也由CPLD來控制。于此同時CPLD還用來計(jì)數(shù)，并把計(jì)數(shù)結(jié)束信號告知MCU。系統(tǒng)中采用CY7C68013A128AXC，作為USB芯片來實(shí)現(xiàn)對上位機(jī)的通訊，為了方便在現(xiàn)場測量還采用藍(lán)牙模塊作為輔助手段實(shí)現(xiàn)無線通訊。在實(shí)現(xiàn)USB芯片和LabVIEW軟件通訊前，需要編寫動態(tài)鏈接庫（DLL）作為他們之間的接口程序。最后用LabVIEW軟件對采集的數(shù)據(jù)處理，實(shí)現(xiàn)直觀的圖形界面，便于對變壓器繞組是否變形進(jìn)行判斷。以下是對各個模塊做出詳細(xì)的介紹。 DDS 掃頻信號發(fā)生電路根據(jù) DL/T911－2022《電力變壓器繞組變形的頻率響應(yīng)分析法》行業(yè)標(biāo)準(zhǔn)，對掃頻信號發(fā)生器的設(shè)計(jì)如下：掃頻信號是由AD9850芯片產(chǎn)生。AD9850采用有源晶振，頻率最高可達(dá)晶振頻率的二分之一，且分辨率可達(dá)1Hz，可以產(chǎn)生在1kHz～2MHz頻率段中的任一頻率的正弦波信號 [21]。AD9850 芯片采用的是 DDS 技術(shù)。其原理圖如圖 。DDS技術(shù)是一種把一系列數(shù)字量形式的信號通過DAC轉(zhuǎn)換成模擬量形式的信號合成技術(shù)。目前使用最廣泛的一種DDS方式是利用高速存儲器作查尋表，然后通過高速DAC產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波。常見的DDS系統(tǒng)由頻率控制字、相位累加器、正弦查詢表、D/A轉(zhuǎn)換器和低通濾波器組成。參考時鐘為高穩(wěn)定度的晶體振蕩器，其輸出用于同步DDS各組成部分的工作。f0 =(Phase*fc)/232 （）其中：f0是輸出頻率Phase 是頻率控制字變壓器繞組變形檢測裝置研究與設(shè)計(jì) 14fc（40MHz）是參考頻率相位控制字頻率控制字相位寄存器∑ ∑正弦查詢表D A C L F P微控制器時鐘 f c輸出頻率 f o圖 AD9850 內(nèi)部原理圖把正弦波信號接入內(nèi)部高速比較器，可產(chǎn)生方波信號。AD9850有40位控制字，32位用于頻率控制，5位用于相位控制，1位用于電源休眠控制，2位用于選擇工作方式。這40位控制字可通過并行方式或串行方式加載到AD9850。AD9850的并行接口電路圖。在并行方式下，MCU通過PB口連接AD9850的8位總線D0～D7并將外部控制字輸入到寄存器，在W_CLK的上升沿裝入第一個字節(jié)，并把指針指向下一個輸入寄存器，連續(xù)5個W_CLK的上升沿讀入5個字節(jié)數(shù)據(jù)到輸入寄存器后，W_CLK的邊沿就不再起作用。然后在FQ_UD上升沿到來時將這40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位寄存器，這時DDS輸出頻率和相位更新一次，同時把地址指針復(fù)位到第一個輸入寄存器以等待下一次的頻率/相位控制字輸入。輸入需要的頻率控制字，就對應(yīng)輸出相應(yīng)頻率的正弦波信號。改變頻率控制字便可以產(chǎn)生在1kHz～2MHz頻率段中的任一頻率的正弦波信號且步長可為1Hz。實(shí)驗(yàn)說明，完全滿足測量指標(biāo)。圖 AD9850 的并行接口電路圖A/D 芯片的時鐘：根據(jù)采樣定理，A/D 芯片的時鐘頻率會幾倍甚至千倍于掃頻信號的頻率。然而，在實(shí)際應(yīng)用中發(fā)現(xiàn)，當(dāng)芯片 AD9850 輸出的信號頻率到達(dá) 10MHz 時，波形會有毛刺出現(xiàn)，還會有寄生波形，自行設(shè)計(jì)的低通濾波器截止頻率又難以達(dá)到兆級，所以只碩士學(xué)位論文15用 AD9850 芯片很難達(dá)到要求，然而利用 CPLD 芯片采用倍頻技術(shù)能避開低通濾波器的設(shè)計(jì)且能很好的解決此問題，在 節(jié)中將具體介紹 CPLD 的應(yīng)用。 調(diào)理電路的設(shè)計(jì)對于圖 中試品前級的兩個調(diào)理電路設(shè)計(jì)過程如下：圖 電壓放大電路根據(jù)測試指標(biāo)，要求掃頻信號輸出電壓：10V PP（輸出阻抗50Ω） 。而本文中，AD9850，最大輸出電流為30mA。所 以 掃頻信號發(fā)生電路需要有 電 壓 放 大 電 路 模 塊 ， AD9850芯片輸出的正弦波信號在高頻段有毛刺出現(xiàn)，且波形不平滑，需要濾波后才 能 送 A/D轉(zhuǎn) 換 器 ， 才 能 保 證 測 量 精 度 ， 因 此 需 要 設(shè) 計(jì) 一 個 濾 波電 路 模 塊 。 而 系統(tǒng)要求的掃頻信號頻率范圍為1kHz ～2MHz，因此需要設(shè)計(jì)一個寬頻帶放大器模塊。掃頻信號要驅(qū)動負(fù)載，因此要設(shè)計(jì)一個功率放大模塊。圖 示 ， 前 兩 個 二 極 管 組 成 的 電 路 是 二 級 直 接 耦 合 放 大 器 電 路 ， 其 帶 寬 為20MHz， 第 二 級 采 用 PNP型 晶 體 管 ， 這 種 電 路 適 合 提 高 電 源 電 壓 的 利 用 率 。 各 級 開 環(huán) 增益 為 20dB， 兩 級 帶 寬 放 大 器 構(gòu) 成 電 壓 串 聯(lián) 負(fù) 反 饋 電 路 。 正 弦 波 信 號 經(jīng) 過 電 壓 放 大 便 可送 入 濾 波 電 路 模 塊 進(jìn) 行 濾 波 。變壓器繞組變形檢測裝置研究與設(shè)計(jì) 16圖 濾波電路圖 為本課題設(shè)計(jì)的無源低通濾波器，其截至頻率是 10MHz。此濾波器可有效的濾除高次諧波。圖 帶寬放大器模塊AD9850 芯片輸出的正弦波信號電壓隨著輸出頻率的變化而變化，而圖 是一個具有固定增益的放大電路，而且濾波電路的增益也隨著頻率的變化而變化。因此采用可變增益放大器 AD6O3 集成芯片設(shè)計(jì)的帶寬放大器，通過用單片機(jī)控制便可以輸出帶寬為20MHz、10V PP的穩(wěn)定電壓。如圖 所示。圖 功率放大模塊碩士學(xué)位論文17功率放大模塊核心器件是電流反饋型運(yùn)放 THS3091，如圖 所示。THS3O91 具有高達(dá) 7300V/us 的擺率，帶寬不小于 2OMHz，采用士 18V 供電。其最大輸出電流為 25OmA。測試指標(biāo)要求的輸出為 10VPP的電壓，本系統(tǒng)中功率放大模塊采用兩片 THS3091 并聯(lián)，每片THS3091 為負(fù)載提供一半電流，使之輸出符合測試指標(biāo)的穩(wěn)定電壓。此功率放大模塊的輸出阻抗為 50Ω。對于圖 中試品后級的調(diào)理電路設(shè)計(jì)過程如下：后級的調(diào)理電路中與前級的調(diào)理電路設(shè)計(jì)情況基本相同，只是沒有功率放大模塊。其他電路在原有電路基礎(chǔ)上修改參數(shù)使得 ADC 能夠識別二次側(cè)的輸出電壓信號即可。 高速 A/D 轉(zhuǎn)換電路的設(shè)計(jì)本課題要求高精度測量掃頻信號，設(shè)計(jì)中對不同頻率對應(yīng)的輸入電壓和輸出電壓采用12 位高速 A/D 采樣。輸入掃頻信號是一個頻率可改變的正弦波信號，根據(jù)DL/T911－2022《電力變壓器繞組變形的頻率響應(yīng)分析法》 ，系統(tǒng)要求的掃頻信號頻率范圍為 1kHz～2MHz。設(shè)計(jì)中需要采樣速度也隨掃頻信號頻率的改變而相應(yīng)的改變，且在不同頻率段選擇合適的采樣樣本數(shù)，使系統(tǒng)整個測量結(jié)果更加精確。本課題采用 CPLD 芯片控制兩片 A/D 芯片的采樣速度，不但能控制 A/D 芯片的采樣速度，而且能使兩片 A/D 芯片同步采樣。在模擬信號的時間離散化過程中，采樣定理占有十分重要的地位，因?yàn)樗卮鹆嗽谑裁辞闆r下原信號與采樣信號才具有一一對應(yīng)的關(guān)系。時域采樣定理：采樣頻率大于活等于采樣信號的最高頻率 fm 的兩倍時，一個頻譜受限信號可以用采樣信號唯一的表示出來。通常把最低的允許采樣頻率（fs=2fm）稱為奈奎斯特頻率，而把最大的允許采樣時間間隔（Ts=1/2fm）稱為奈奎斯特時間常數(shù)。當(dāng)采樣頻率 fs2fm 時，會發(fā)生頻譜“混疊效應(yīng)” 。這是因?yàn)椋瑥念l域上看，假定組成信號的最高頻率成分為 fm，則由于有限一長采樣造成的能量泄漏，會使本該單一譜線的頻率成分分散開來，形成連續(xù)譜。該連續(xù)譜以 fs 為周期。在本系統(tǒng)中，由于采用了 CPLD技術(shù)，使得 fs=2fm，保證了整個采樣的精度。系統(tǒng)中確定對不同頻率點(diǎn)的采樣樣本數(shù)。中頻段，對變壓器的輸入輸出需要采集較多的數(shù)據(jù)，而高頻和低頻可相應(yīng)減少。在高頻段，考慮到 A/D 的速度和采集的數(shù)據(jù)量，輸入2MHz 正弦波的時每個周期采集 4 個點(diǎn)左右，則需要 8MSPS 的 A/D，考慮余量后選取50MSPS 的 12 位的 A/D。由于變壓器的故障大多出現(xiàn)在中頻段，所以可以適當(dāng)?shù)脑黾硬蓸狱c(diǎn)數(shù)，使中頻段測量更加準(zhǔn)確，而低頻段，A/D 速度完全滿足可以適當(dāng)選則采樣速度和樣本數(shù)量。結(jié)合系統(tǒng)對 A/D 轉(zhuǎn)換電路的要求，選用 AD9226 作為本設(shè)計(jì)的 ADC 電路。AD9226 是ADI 公司一款性能優(yōu)良的 12 位高速模數(shù)轉(zhuǎn)換器，轉(zhuǎn)換速率可高達(dá) 60MSPS，具有單端和差分模擬輸入方式，內(nèi)部含有采樣保持電路，可選擇內(nèi)部參考源和外部參考源。變壓器繞組變形檢測裝置研究與設(shè)計(jì) 18圖 AD9226 外圍電路如圖 的外圍電路接線方式,外部基準(zhǔn)電壓同時作用在 VINB 和 VREF 上。單端輸入電壓和輸入范圍同時直接依賴于外部參考電壓 VREF。輸入信號有效范圍是(VREF+VREF/2)～(VREFVREF/2)，VREF 為 5V 時，精度 ，完全可達(dá)到系統(tǒng)要求。 A/D 采樣轉(zhuǎn)換控制信號產(chǎn)生A/D 芯片的采樣轉(zhuǎn)換控制信號由 DDS 方波發(fā)生電路和 CPLD 芯片組合產(chǎn)生，通過 MCU對 DDS 方波發(fā)生電路的 AD9850 芯片發(fā)不同的頻率控制字可使 AD9850 產(chǎn)生 1KHz～2MHz 的方波。把 AD9850 產(chǎn)生的方波信號輸入 CPLD 芯片并利用倍頻技術(shù)可產(chǎn)生任意頻率值的方波信號，該方波信號可作為 A/D 芯片的時鐘信號。CPLD 不但可以同時產(chǎn)生兩路時鐘信號，而且可以使 A/D 芯片同時采樣，且沒有相位差。與此同時，利用 CPLD 芯片計(jì)數(shù)，控制A/D 芯片的在不同的掃頻周期采集不同的樣本數(shù)，并把數(shù)據(jù)采集完畢信號反饋給 MCU，然后以便 MCU 發(fā)給 AD9850 下一個頻率控制字 [22][23]。采用 CPLD 芯片的另一個優(yōu)點(diǎn)：如果 MCU（USB）芯片高速傳輸數(shù)據(jù)時還要兼顧產(chǎn)生時鐘信號、對每個周期采樣點(diǎn)數(shù)計(jì)數(shù)，這必將會使數(shù)據(jù)傳輸效率下降。利用 CPLD 來控制A/D 芯片采樣并對每個周期采樣點(diǎn)數(shù)計(jì)數(shù)，這樣就減少了 MCU 的工作量使 MCU 傳輸數(shù)據(jù)效率有顯著的提高。圖 為 A/D 采樣信號產(chǎn)生電路。碩士學(xué)位論文19圖 A/D 采樣轉(zhuǎn)換控制信號產(chǎn)生電路在圖 中，把基于 DDS 技術(shù)的 A/D 控制信號電路輸出的方波信號加到BEIPINMOKUAI 模塊的輸入端，倍頻后由 CKCNT 口輸出的的方波便可作為時鐘信號加到 A/D芯片 AD9226 的 CLK。此模塊的 AD 口和 FIFO 口輸出信號告訴 A/D 和 FIFO 芯片準(zhǔn)備運(yùn)行；于此同時 74161 開始計(jì)數(shù)，控制 A/D 芯片在周期內(nèi)采樣樣本數(shù)，最后把采集完畢信號告知MCU。圖 采樣轉(zhuǎn)換控制信號的波形仿真系統(tǒng)中 CPLD 采用 MAX7128 芯片 [24]。MAX7128 計(jì)數(shù)頻率可達(dá) MHz。圖 所示是當(dāng)基于 DDS 技術(shù)的 A/D 控制信號電路輸出的方波信號為 10kHz 時，4 倍頻后，計(jì)數(shù)值為32 的波形仿真圖。通過波形圖形可知，完全可以實(shí)現(xiàn)系統(tǒng)要求。 FIFO 模塊的設(shè)計(jì)系統(tǒng)中采樣速度最高到達(dá) 50MSPS，在最高頻率點(diǎn) 2MHz 時，每周期采集 5 個點(diǎn)采集5ms 的數(shù)據(jù)，其數(shù)據(jù)量是 50KB，如果利用 FIFO 的半滿傳輸，考慮到 FIFO 的傳輸速度，因此可采用 64K18bit 的 FIFO。硬件系統(tǒng)中使用型號為 CY7C428510ASI 單向傳輸?shù)?FIFO芯片。變壓器繞組變形檢測裝置研究與設(shè)計(jì) 20系統(tǒng)中所用到的 FIFO 調(diào)用 maxplusII 中的模塊庫 LPM_FIFO(如圖 所示)做的時序仿真。該模塊是 12 位 256 字節(jié)深度。時序仿真如圖 。d a t a [ 7 . . 0 ] q [ 7 . . 0 ]w r r e q f u l lR d r e q e m p t y c l o c k 1 2 b i t s * 2 5 6 w o r d sL P M _ F I F O圖 FIFO 模塊4 DF FD D1 2 4 5 A 0B D0 00 08 8 4 D F F D D 1 2 4 5 A 0w r r e qR d r e qc l o c kd a t aq圖 FIFO 時序圖 USB 接口電路設(shè)計(jì)由于掃頻信號頻率范圍為 1kHz～2MHz，隨著掃描頻率的增大，必然要求 A/D 的采樣速度相應(yīng)提高，采集的大量數(shù)據(jù)用串口傳輸已經(jīng)不能滿足要求，而 USB 接口的傳輸速度能達(dá)到 480Mbps[25]。故系統(tǒng)中采用 USB 傳輸，因此如何實(shí)現(xiàn) USB 和上位機(jī)的通訊是課題研究的關(guān)鍵問題。原理方框圖圖 中的 MCU 采用的是 CYPRESS 公司的芯片 CY7C68013[26]。CY7C68013(EZUSB FX2)的構(gòu)成：CY7C68013(EZUSB FX2)是 Cypress 半導(dǎo)體公司的新一代高速 USB 系列，可以用 USB 最大數(shù)據(jù)傳輸率傳輸數(shù)據(jù)。