【正文】 簡述 latch 和 filpflop 的異同本題即問鎖存器與觸發(fā)器的異同。觸發(fā)器：能夠存儲一位二值信號的基本單元電路統(tǒng)稱為“觸發(fā)器”。鎖存器：一位觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實際工作中往往希望一次傳送或存儲多位數(shù)據(jù)。為此可把多個觸發(fā)器的時鐘輸入端CP 連接起來，用一個公共的控制信號來控制，而各個數(shù)據(jù)端口仍然是各處獨立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲多位數(shù)據(jù)的電路就稱為“鎖存器”6LATCH 和 DFF 的概念和區(qū)別本題即問 D 鎖存器與 D 觸發(fā)器的概念與區(qū)別。D 觸發(fā)器是指由時鐘邊沿觸 發(fā)的存儲器單元，鎖存器指一個由信號而不是時鐘控制的電平敏感的設(shè)備鎖存器通過鎖存信號控制，不鎖存數(shù)據(jù)時，輸出端的信號隨輸入信號變化，就像信號 通過緩沖器一樣，一旦鎖存信號起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號不起作用。6latch 與 register 的區(qū)別，為什么現(xiàn)在多用 register。行為級描述中 latch 如何產(chǎn)生的latch 是電平觸發(fā)，register 是邊沿觸發(fā)，register 在同一時鐘邊沿觸發(fā)下 動作，符合同步電路的設(shè)計思想，而latch 則屬于異步電路設(shè)計，往往會導(dǎo)致時 序分析困難，不適當(dāng)?shù)膽?yīng)用 latch 則會大量浪費芯片資源。6How many flipflop circuits are needed to divide by 16 (Intel) 6用 filpflop 和 logicgate 設(shè)計一個 1 位加法器，輸入 carryin 和 currentstage， 輸出 carryout 和 nextstage.考設(shè)計具有輸入輸出緩沖功能的加法器，這樣理解的話，題目做起來很簡單，只要將輸入和輸出各加一個觸發(fā)器 作為數(shù)據(jù)鎖存器即可，也就是需要 4 個觸發(fā)器。加法功能完全由門電路實現(xiàn)。70、實現(xiàn) N 位 Johnson Counter，N=5首先給大家解釋下 Johnson Counter，Johnson Counter 即約翰遜計數(shù)器，又稱扭環(huán)形計數(shù)器，是移位寄存器型計數(shù)器的一種。由于環(huán)形計數(shù)器的電路狀態(tài)利用率較低，為了在不改變移位寄存器內(nèi)部結(jié)構(gòu)的條件下提高環(huán)形計數(shù)器的電路狀態(tài)利用率，只能從改變反饋邏輯電路上想辦法。事實上任何一種移位寄存器型計數(shù)器的結(jié)構(gòu)都可表示為如下圖所示的一般形式。其中反饋邏輯電路的函數(shù)表達(dá)式可寫成：7Cache 的主要作用是什么，它與 Buffer 有何區(qū)別，DSPCache 即是高速緩沖存儲器，Cache 是一個高速小容量的臨時存儲器，可以用高速的靜態(tài)存儲器芯片實現(xiàn)， 或者集成到 CPU 芯片內(nèi)部，存儲 CPU 最經(jīng)常訪問的指令或者操作數(shù)據(jù) Buffer 與 Cache 操作的對象不一樣。Buffer(緩沖)是為了提高內(nèi)存和硬盤(或 其他 I/0 設(shè)備)之間的數(shù)據(jù)交換的速度而設(shè)計的。Cache(緩存)是為了提高 cpu 和內(nèi) 存之間的數(shù)據(jù)交換速度而設(shè)計，也就是平常見到的一級緩存、二級緩存、三級緩 存等。嵌入式 DSP 處理器(Embedded Digital Signal Processor, EDSP)對系統(tǒng)結(jié)構(gòu)和 指令進(jìn)行了特殊設(shè)計，使其適合于執(zhí)行 DSP 算法，編譯效率較高，指令執(zhí)行速 度也較高。在數(shù)字濾波、FFT、譜分析等方面 DSP 算法正在大量進(jìn)入嵌入式領(lǐng)域， DSP 應(yīng)用正從在通用單片機中以普通指令實現(xiàn) DSP 功能，過渡到采用嵌入式 DSP 處理器。嵌入式 DSP 處理器有兩個發(fā)展來源，一是 DSP 處理器經(jīng)過單片化、EMC 改造、增加片上外設(shè)成為嵌入式 DSP 處理器，TI 的 TMS320C2000 /C5000 等屬 于此范疇；二是在通用單片機或 SOC 中增加 DSP 協(xié)處理器，例如 Intel 的 MCS296 和 Infineon(Siemens)的 TriCore。7DSP 和通用處理器在結(jié)構(gòu)上有什么不同與通用處理器相比，DSP 屬于專用處理器，它是為了實現(xiàn)實時數(shù)字信號處理 而專門設(shè)計的。在結(jié)構(gòu)上，DSP 一般采用哈佛結(jié)構(gòu)，即數(shù)據(jù)緩存和指令緩存相分開。DSP 有專門的乘加指令，一次乘加只需一個指令周期即可完成、而通用處理 器中的乘法一般使用加法實現(xiàn)的，一次乘法需要消耗較多的指令周期。 7用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的 7 進(jìn)制循環(huán)計數(shù)器，15 進(jìn)制的呢這里選擇用十六進(jìn)制計數(shù)器 74LS161 實現(xiàn)，原理很簡單：用 74LS161 實現(xiàn)N(N16)進(jìn)制計數(shù)器，只需當(dāng)計數(shù)器從 0000 增加到 N1 時讓 74LS161 清零即可。 對于 7 進(jìn)制，當(dāng)增加到 6(0110)時將計數(shù)器清零即可。下面簡單介紹下 74LS161，下圖為 74LS161 的原理圖：管腳說明： A、B、C、D：數(shù)據(jù)輸入端 QA、QB、QC、QD：數(shù)據(jù)輸出端 RCO：進(jìn)位輸出端 CLRN：異步清零端，低電平有效 LDN：同步并行置入控制端，低電平有效 ENT、ENP：計數(shù)控制端，高電平有效。下圖為用 74LS161 設(shè)計的可預(yù)置初值的 7 進(jìn)制循環(huán)計數(shù)器，D3 D2 D1D0 為預(yù)置數(shù)輸入端。如果想設(shè)計 15 進(jìn)制，只要在 QD QC QB QA=1110 時將 CLRN 置低即可。7BLOCKING 和 NONBLOCKING 賦值的區(qū)別非阻塞賦值：塊內(nèi)的賦值語句同時賦值，一般用在時序電路描述中；阻塞賦值：完成該賦值語句后才能做下一句的操作，一般用在組合邏輯描述。7PCI 總線的含義是什么，PCI 總線的主要特點是什么PCI 的英文全稱為 Peripheral Component Interconnect。即外部設(shè)備互聯(lián)總線， 是于 1993 年推出的 PC 局部總線標(biāo)準(zhǔn)。PCI 總線可以分為 32 位總線和 64 位總線 兩種，一般 PC 機使用 32 位 PCI 總線，服務(wù)器和高級工作站都帶有 64 位 PCI 總 線。PCI 總線的主要特點是傳輸速度高，目前可實現(xiàn) 66M 的工作頻率，在 64 位 總線寬度下可達(dá)到突發(fā)（Burst）傳輸速率 264MB/s，是通常 ISA 總線的 300 倍， 可以滿足大吞吐量的外設(shè)的需求。7Please draw schematic of a mon SRAM cell with 6 transistors，point out which nodes can store data and which node is word line control7有一個 LDO 芯片將用于對手機供電，需要你對它進(jìn)行評估，你將如何設(shè)計你的測試項目LDO 為低壓差線性穩(wěn)壓器，這里將其用于對手機供電。需要評估的指標(biāo)主要 有兩個：LDO 的供電電流和供電電壓、LDO 的輸出電壓噪聲抑制比。由于手機 是電池供電，因此測試該 LDO 芯片是最好選用鋰電池給芯片供電。供電電流與供電電壓的測試：選擇一臺具有存儲功能的示波器，在對應(yīng)測試 點測試芯片的輸出電壓和輸出電流(可能需要用數(shù)字萬用表測)，觀察結(jié)果看起輸 出電壓與輸出電流是否滿足手機的正常工作要求。輸出電壓噪聲抑制比：這個也許需要更精確的儀器去測了，我不是很懂，希 望大家指教。 芯片性能的測試需要長時間測試，而且需要在不同環(huán)境下測試，如改變溫度、 濕度，或者在移動條件下測試。此外，還要測試輸入電壓發(fā)生變化時輸出電壓和 輸出電流的變化。7畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路7用運算放大器組成一個10倍的放大器80、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點的rise/fall時間8你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎常用邏輯電平：12V，5V，；TTL和CMOS不可以直接互連，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接CMOS需要在輸出端口加一上拉電阻接到5V或者12V。8邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點），全加器等等。8用卡諾圖寫出邏輯表達(dá)式。8化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和8畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。 8畫出CMOS的圖，畫出towtoone mux gate。8用一個二選一mux和一個inv實現(xiàn)異或8畫出Y=A*B+C的cmos電路圖。8用邏輯們和cmos電路實現(xiàn)ab+cd90、畫出CMOS電路的晶體管級電路圖，實現(xiàn)Y=A*B+C(D+E)9畫出DFF的結(jié)構(gòu)圖,用verilog實現(xiàn)之9畫出一種CMOS的D鎖存器的電路圖和版圖9什么是NMOS、PMOS、CMOS？什么是增強型、耗盡型？什么是PNP、NPN？他們有什么差別？9硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？9畫出CMOS晶體管的CROSSOVER圖，給出所有可能的傳輸特性和轉(zhuǎn)移特（Infineon筆試試題）9寫出N阱CMOS的process流程,并畫出剖面圖9畫pbulk 的nmos截面圖9寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用9unix 命令