【導(dǎo)讀】動錄放音等功能?？梢灾苯油ㄟ^按鍵，控制錄放音同時使用音頻電壓器把語。音信號耦合到電話線上去或者錄制到語音芯片中。語音芯片采用ISD4004，儲和讀取語音信息。本設(shè)計使用方便靈活，全面實現(xiàn)了題目的要求。

　　

【正文】 個電流 (IIL)。在訪問外部程序存儲器或 16 位地址的外部數(shù)據(jù)存儲器 (例如執(zhí)行 MOVX @DPTR 指令 )時， P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器 (如執(zhí)行 MOVX @RI 指令 )時， P2 口線 }的內(nèi)容 (也即特殊功能寄存器 (SFR )區(qū)中 R2寄存器的內(nèi)容 )，在整個訪問期間不改變。 Flash 編程或校驗時， P2 亦接收高位地址和其它控制信號。 P3 口： P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P3 口輸出緩沖級叫可驅(qū)動 (吸收或輸出電流 )4 個 TTL 邏輯門電路。對 P3 口寫入 ―1‖時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端時，被外部拉低的 P3口將用上拉電阻輸出電流 (IIL)。 P3 口除了作為一般的 I/0 口線外，更重要的用途是它的第二功能。 P3 口還接收 一些用于 Flash 閃速存儲器編程和程序校驗的控制信號。 RST:復(fù)位輸入。當(dāng)振蕩器工作時， RST 引腳出現(xiàn)兩個機器周期以上高電平將使單片機復(fù)位。 ALE/PROG——————：當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE(地址鎖存允許 )輸出脈沖用于鎖存地址的低 8 位字節(jié)。即使不訪問外部存儲器， ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意 的是：每當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖。對 Flash 存儲器編程期間，該引腳還用于輸入編程脈沖 ( P—— R——O——G—— )。如有必要，可通過對特殊功能寄存器 (SFR) 區(qū)中的 8FH 單元的 DO 位置位，可禁止 ALE操作。該位置位后，只有一條 MOVX 和 MOVC 指令 ALE 才會被激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應(yīng)設(shè)置 ALE 無效。 32 P—— S—— E——N——程序儲存允許 ( P—— S—— E——N——)輸出是外部程序存儲器的讀選通信號，當(dāng) AT89S 51 由外部程序存儲器取指令 (或數(shù)據(jù) )時，每 個機器周期兩次 P—— S—— E——N——有效，即輸出兩個脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，這兩次有效的 P—— S——E——N——信號不出現(xiàn)。 E—A—/Vpp：外部訪問允許。欲使 CPU 僅訪問外部程序存儲器 (地址為OOOOHFFFFH), E— A— 端必須保持低電平 (接地 )。需注意的是：如果加密位LB1 被編程，復(fù)位時內(nèi)部會鎖存 E— A— 端狀態(tài)。如 E— A— 端為高電平 (接 Vcc 端 )，CPU則執(zhí)行內(nèi)部程序存儲器中的指令。 Flash 存儲器編程時，該引腳加上 +12V的編程允許電源 Vpp,當(dāng)然這必須是該器件是使用 12V編程電壓 Vpp。 XTAL1：振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 AT89C51 中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器。 外接石英晶體 (或陶瓷諧振器 )及電容 C1, C2 接在放大器的反饋回路中，構(gòu)成并聯(lián)振蕩電路。對外接電容 C1, C2 雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用 30pF 士 10pF，而如使用陶瓷諧振器建議選擇 40pF 士 10pF。 用戶也可以 采用外部時鐘。采用外部時鐘的電路如圖 5 右圖所示。這種情況下，外部時鐘脈沖接到 XTAL1 端，即內(nèi)部時鐘，發(fā)生器的輸入端， XTAL2則懸空 。 由于外部時鐘信號是通過一個 2 分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品技術(shù)條件的要求。 AT89C51 有兩種可用軟件編程的省電模式，它們是空閑模式和掉電工作模式。這兩種方式是控制專用寄存器 PCON(即電源控制寄存器 )中的PD(PCON. 1)和 IDL ()位來實現(xiàn)的。即是掉電模式，當(dāng) PD=1 時，激活掉電工作模式，單片機進入掉電工作狀態(tài)。 IDL 是空閑等待方式，當(dāng)IDL=1 時， ,激活空閑工作模式，單片機進入睡眠狀態(tài)。如需同時進入兩種工作模式，即 PD 和 IDL 同時為 1，則先激活掉電模式。 在空閑工作模式狀態(tài)， CPU保持睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時，片內(nèi) RAM 和所有特殊功能寄存器的內(nèi)容保持不變?？臻e模式可由任何允許的中斷請求或硬件復(fù)位終止。 33 終止空閑工作模式的方法有兩種，其一是任何一條被允許中斷的事件被激活 IDL ( PCON. 0)被硬件清除，即刻終止空閑工作模式。程序會首先響應(yīng)中斷，進入中斷服務(wù)程序，執(zhí)行完中斷服務(wù)程序并緊隨 RETI（中斷返回 )指令后，下一條要執(zhí)行的指令就是使單片機進入空閑模式那條指令后而的一條指令。 其二是通過硬件復(fù)位也可將空閑工作模式終止需要注意的是，當(dāng)硬件復(fù)位來終止空閑工作模式時， CPU通常是從激活空閑模式那條指令的下一條指令開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個機器周期 (24 個時鐘周期 )有效，在這種情況下，內(nèi)部禁止 CPU訪問片內(nèi) RAM，而允許訪問其它端口。為了避免可能對端口產(chǎn)生意外寫 入，激活空閑模式的那條指令后一條指令不應(yīng)是一條對端口或外部存儲器的寫入指令。 在掉電模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi) RAM 和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的唯一力法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變 RAM 中的內(nèi)容，在 Vcc 恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作。 AT89C51 可使用對芯片上的 3 個加密位 LB LB LB3 進行編程（ P）或不編程（ U）來得到所需的功能。 當(dāng)加密位 LB1 被編程時，在復(fù)位期間， EA 端的邏輯電平被采樣并鎖存，如果單片機上電后一直沒有復(fù)位，則鎖存起的初始值是一個隨機數(shù)，且這個隨機數(shù)會一直保存到真正復(fù)位為止。為使單片機能正常工作，被鎖存的 EA電平值必須與該引腳當(dāng)前的邏輯電平一致。此外，加密位只能通過整片擦除的方法清除。 閃速存儲器的編程 AT89C51 單片機內(nèi)部有 4k字節(jié)的 Flash PEROM，這個 Flash 存儲陣列出廠時已處于擦除狀態(tài) (即所有存儲單元的內(nèi)容均為 FFH )，用戶隨時可對其進行編程。編程接口可接收 高電壓（ +12V )或低電壓 (Vcc)的允許編程信號。低電壓編程模式適合于用戶在線編程系統(tǒng)，而高電壓編程模式可與通用EPROM 編程器兼容。 AT89C51 單片機中，有些屬于低電壓編程方式，而有些則是高電壓編程方式，用戶可從芯片上的型號和讀取芯片內(nèi)的簽名字節(jié)獲得該信息。 AT89C51 的程序存儲器陣列是采用字節(jié)寫入方式編程的，每次寫入一個字節(jié)，要對整個芯片內(nèi)的 PEROM 程序存儲器寫入一個非空字節(jié)，必須使用片擦除的方式將整個存儲器的內(nèi)容清除。 34 編程前，須設(shè)置好地址、數(shù)據(jù)及控制信號，編程單元的地址 加在 P1 口和 P2 口的 (11 位地址范圍為 OOOOH—0FFFH )，數(shù)據(jù)從 PO 口輸入，引腳 , 和 , 的電平設(shè)置見表 6, P—— S—— E——N——為低電平， RST保持高電平， EA———/Vpp 引腳是編程電源的輸入端，按要求加上編程電壓， ALE/P—— R——O——G——引腳輸入編程脈沖 (負脈沖 )。編程時，可采用 420MHz 的時鐘振蕩 器，AT89C51 編程方法如下 : 。 。 。 ，將 EA———/Vpp 端加上 +12V編程電壓。 Flash 存儲陣列寫入一個字節(jié)或每寫入一個程序加密位，加上一個 ALE/ P—— R——O——G——編程脈沖。改變編程單元的地址和 寫入的數(shù)據(jù)，重復(fù) 15步驟，直到全部文件編程結(jié)束。每個字節(jié)寫入周期是自身定時的，通常約為。 加密位不可直接校驗，加密位的校驗可通過對存儲器的校驗和寫入狀態(tài)來驗證。 35 附錄 2 AT89C51 8bit Microcontroller with 4K Bytes InSystem Programmable Flash Features ? Compatible with MCS174。51 Products ? 4K Bytes of InSystem Programmable (ISP) Flash Memory – Endurance: 1000 Write/Erase Cycles ? to Operating Range ? Fully Static Operation: 0 Hz to 33 MHz ? Threelevel Program Memory Lock ? 128 x 8bit Internal RAM ? 32 Programmable I/O Lines ? Two 16bit Timer/Counters ? Six Interrupt Sources ? Full Duplex UART Serial Channel ? Lowpower Idle and Powerdown Modes ? Interrupt Recovery from Powerdown Mode ? Watchdog Timer ? Dual Data Pointer ? Poweroff Flag ? Fast Programming Time ? Flexible ISP Programming (Byte and Page Mode) ? Green (Pb/Halidefree) Packaging Option 1. Description The AT89C51 is a lowpower, highperformance CMOS 8bit microcontroller with 4K bytes of InSystem Programmable Flash memory. The device is manufactured using Atmel’s highdensity nonvolatile memory technology and is patible with the industrystandard 80C51 instruction set and pinout. The onchip Flash allows the program memory to be reprogrammed insystem or by a conventional nonvolatile memory programmer. By bining a 36 versatile 8bit CPU with InSystem Programmable Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcontroller which provides a highlyflexible and costeffective solution to many embedded control applications. The AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, Watchdog timer, two data pointers, two 16bit timer/counters, a fivevector twolevel interrupt architecture, a full duplex serial port, onchip oscillator, and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Powerdown mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next external interrupt or hardware reset. 2. P