【正文】 邏輯控制提供了可編程的現(xiàn)實(shí)性和靈活性。由于器件可以進(jìn)行編程，則硬件的設(shè)計(jì)便可以像設(shè)計(jì)軟件那樣方便?，F(xiàn)在越來越多的設(shè)計(jì)者采用可編程邏輯器件實(shí)現(xiàn)邏輯控制，即用所謂CPU+ARM+CPLD(FPGA)的模式進(jìn)行設(shè)計(jì) FPGA(Field Programmable Gates Array，現(xiàn)場(chǎng)可編程門陣列)與CPLD (Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來的。同以往的PAL、GAL等相比較，CPLD/FPGA的規(guī)模比較大，適合于時(shí)序、組合等邏輯電路應(yīng)用場(chǎng)合，它可以替代幾十甚至上百塊通用IC芯片。這樣的CPLD/FGPA實(shí)際上就是一個(gè)子系統(tǒng)部件。這種芯片具有可編程性和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)。由于芯片內(nèi)部硬件連接系的描述可以存放在磁盤、ROM、PROM或EPROM中，因而在可編程門陣列芯片及外圍電路保持不動(dòng)的情況下，換一塊EPROM芯片，就能實(shí)現(xiàn)一種新的功能。經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種類型的可編程器件。比較典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列。盡管CPDL、FGPA的結(jié)構(gòu)各有其特點(diǎn)和長處，但概括起來，它們是由三大部分組成：（1）一個(gè)二維的邏輯塊陣列，構(gòu)成了CLPD器件的邏輯組成核心。（2）輸入/輸出塊。（3）連接邏輯塊的互連資源，連線資源由各種長度的連線線段組成，其中也有一些可編程的連接開關(guān)，它們用邏輯塊之間、邏輯塊與輸入/輸出塊之間的連接。 CPLD的硬件電路設(shè)計(jì)LED顯示屏的掃描驅(qū)動(dòng)電路部分是由CPLD來實(shí)現(xiàn)的。主要完成灰度數(shù)據(jù)的讀取和發(fā)送，上屏灰度數(shù)據(jù)的產(chǎn)生，移位時(shí)鐘的產(chǎn)生，亮度信號(hào)的控制，四個(gè)分區(qū)鎖存信號(hào)的產(chǎn)生，通知ARM發(fā)送數(shù)據(jù)等功能。這些功能均在一片CPLD中完成，這樣使顯示控制電路板的體積減小，而且，由于CPLD功能用硬件描述語言VHDL編程實(shí)現(xiàn)，即我們可以通過使用VHDL語言編程，來驗(yàn)證系統(tǒng)方案的可行性及正確性，然后再用CPLD硬件來實(shí)現(xiàn)，從而可以大大縮短開發(fā)周期，使設(shè)計(jì)靈活、修改方便(某一功能的修改只需修改相應(yīng)的VHDL程序)，同時(shí)由于CPLD的高集成度、高速高可靠性、開發(fā)周期短的特點(diǎn)，大大改善電路性能。5 LED彩屏顯示系統(tǒng)的軟件設(shè)計(jì) ARM的軟件設(shè)計(jì) ARM匯編語言的程序結(jié)構(gòu)在ARM匯編語言程序中，以程序段為單位組織代碼。段是相對(duì)獨(dú)立的指令序列或數(shù)據(jù)序列，具有特定的名稱。段可分為代碼段和數(shù)據(jù)段，代碼段的內(nèi)容為執(zhí)行代碼，數(shù)據(jù)段存放代碼運(yùn)行時(shí)需要用到的數(shù)據(jù)。一個(gè)匯編程序至少應(yīng)該有一個(gè)代碼段，當(dāng)程序較長時(shí)，可分割為多個(gè)代碼段和數(shù)據(jù)段。ARM匯編語言程序中，子程序的調(diào)用一般是通過BL指令來實(shí)現(xiàn)的。該指令在執(zhí)行時(shí)完成以下的操作：將子程序的返回地址存放在連接寄存器LR中，同時(shí)將程序計(jì)數(shù)器PC指向子程序的入口，當(dāng)子程序執(zhí)行完返回調(diào)用處時(shí)，只需將存放在LR中的返回地址重新復(fù)制給PC即可。ARM體系結(jié)構(gòu)支持C/C++以及與匯編語言的混合編程，在一個(gè)完整的程序設(shè)計(jì)中，除了初始化部分用匯編語言完成以外，其主要的編程任務(wù)都用C/C++完成，程序在執(zhí)行時(shí)首先完成初始化過程，然后跳轉(zhuǎn)到C/C++程序代碼中，匯編程序和C/C++程序之間一般沒有參數(shù)的傳遞，也沒有頻繁的相互調(diào)用?；贏RM的芯片LPC2138為復(fù)雜的片上系統(tǒng)，這種復(fù)雜系統(tǒng)里的硬件模塊是可配置的，需要有軟件來設(shè)置其需要的工作狀態(tài)。因此在用戶的應(yīng)用程序啟動(dòng)之前，需要有專門的一段啟動(dòng)代碼來完成對(duì)系統(tǒng)的初始化。由于這類代碼直接面對(duì)處理器內(nèi)核和硬件控制器進(jìn)行編程，一般都使用匯編語言。系統(tǒng)啟動(dòng)程序所執(zhí)行的操作通常包括以下幾個(gè)步驟：（1）設(shè)置程序入口指針（2）設(shè)置中斷向量表（3）初始化存儲(chǔ)器系統(tǒng)（4）初始化CPU各種模式的堆棧和寄存器（5）初始化目標(biāo)系統(tǒng)中要使用的各種片內(nèi)外外設(shè)（6）初始化用戶程序執(zhí)行環(huán)境（7）引導(dǎo)主應(yīng)用程序ARM要求中斷向量表必須放置在從0地址開始，連續(xù)84字節(jié)的空間內(nèi)。當(dāng)一個(gè)中斷發(fā)生后，ARM處理器便強(qiáng)制把PC指針置為向量表中對(duì)應(yīng)中斷類型的地址值，因?yàn)槊總€(gè)中斷只占據(jù)向量表中1個(gè)字的存儲(chǔ)器空間，只能放置1條ARM指令，所以通常在向量表中放的是跳轉(zhuǎn)指令，使程序能從向量表里跳轉(zhuǎn)到存儲(chǔ)器里的其它地方，再執(zhí)行中斷處理。初始化存儲(chǔ)器系統(tǒng)的編程對(duì)象是系統(tǒng)的存儲(chǔ)器控制器，存儲(chǔ)器控制器并不是ARM內(nèi)核的一部分，不同的系統(tǒng)其設(shè)計(jì)不盡相同。一個(gè)復(fù)雜的系統(tǒng)可能存在多種存儲(chǔ)器類型的接口，需要根據(jù)實(shí)際的系統(tǒng)設(shè)計(jì)對(duì)此加以配置，對(duì)同一種存儲(chǔ)器類型來說，因?yàn)樵L問速度的差異，需不同的時(shí)序設(shè)置。FLASH和SRAM同屬于靜態(tài)存儲(chǔ)器類型，可合用同一個(gè)存儲(chǔ)器端口；而SDRAM因?yàn)橛袆?dòng)態(tài)刷新和地址線復(fù)用等特性，通常配有專用的存儲(chǔ)器端口。因LPC2138沒有外擴(kuò)存儲(chǔ)器接口，故無須初始化。當(dāng)一個(gè)系統(tǒng)上電后，程序?qū)⒆詣?dòng)從0地址處開始執(zhí)行，因此在系統(tǒng)的初始狀態(tài)，必須保證在0地址處存在正確的代碼，即要求0地址開始處的存儲(chǔ)器是非易失性的ROM或FLASH等。但是因?yàn)镽OM或FLASH的訪問速度相對(duì)較慢，每次中斷發(fā)生后，都要從讀取ROM或FLASH上面的向量表開始，影響了中斷響應(yīng)速度。因此系統(tǒng)提供一種地址重映射方法，可把0地址重新指向到RAM中去，接下去執(zhí)行的指令將來自RAM空間。ARM處理器有7種執(zhí)行狀態(tài)，每一種狀態(tài)的堆棧指針寄存器(SP)都是獨(dú)立的，因此，對(duì)程序中需要用到的每一種模式都要給SP寄存器定義一個(gè)堆棧地址。方法是改變狀態(tài)寄存器(CPSR)內(nèi)的狀態(tài)位，使處理器切換到不同的狀態(tài)，然后給SP賦值。為了LPC2138基本能夠工作，在進(jìn)入main()函數(shù)前，須對(duì)目標(biāo)系統(tǒng)進(jìn)行一些基本的初始化工作。如：LPC2138有不同的存儲(chǔ)器映射方式，須根據(jù)硬件來設(shè)置存儲(chǔ)器映射方式；為了避免混亂，最好在進(jìn)入main()函數(shù)前設(shè)置系統(tǒng)各部分時(shí)鐘等。當(dāng)所有的初始化工作完成后，調(diào)用ADS提供的__main，__main是ADS的編譯系統(tǒng)提供的一個(gè)函數(shù)，負(fù)責(zé)完成C運(yùn)行時(shí)庫的初始化和應(yīng)用程序執(zhí)行環(huán)境的初始化，最后自動(dòng)跳轉(zhuǎn)到用戶的main()函數(shù)。 Altera可編程程邏輯器件開發(fā)軟件介紹各個(gè)公司的EDA產(chǎn)品都有其各自的軟件環(huán)境。其中Altera公司開發(fā)的MAX+plusⅡ在我國比較通用，本課題的開發(fā)也使用該軟件，下面對(duì)它作一簡(jiǎn)單介紹。 MAX+plusⅡ是美國Altera公司自行設(shè)計(jì)的一種以E軟件開發(fā)工具。它具有原理圖輸入和文本輸入(采用硬件描述語言)兩種輸入手段。利用該工具所配置的編輯、編譯、仿真、綜合、芯片編程等功能，將設(shè)計(jì)電路圖或電路描述程序變成基本的邏輯單元寫入到可編程的芯片中(如FPAG芯片)，制成ASIC芯片。它是EAD設(shè)計(jì)中不可缺少的一種有用工具，目前在國內(nèi)使用較為普遍。MAX+plusⅡ軟件設(shè)計(jì)的流程應(yīng)包括以下幾個(gè)部分：l、設(shè)計(jì)輸入:可以采用原理圖輸入、HDL語言描述、EDIf網(wǎng)表讀入及波形輸入等方式。功能仿真:為0延時(shí)模式，主要為檢驗(yàn)輸入是否有誤。編譯:主要完成器件的選擇及試配，邏輯的綜合及器件的裝入，延時(shí)信息的提取。后仿真:將編譯產(chǎn)生的延時(shí)信息加入到設(shè)計(jì)一中，進(jìn)行布局、布線后的仿真，是與實(shí)際器件工作時(shí)情況基本相同的仿真。編程驗(yàn)證:用后仿真確認(rèn)的配置文件經(jīng)EPROM或編程電纜配置CPLD，加入實(shí)際激勵(lì)，進(jìn)行測(cè)試，以檢查是否完成預(yù)定的功能。以上各步如果出現(xiàn)錯(cuò)誤的現(xiàn)象，則需重新回到設(shè)計(jì)輸入階段，改正錯(cuò)誤輸入或調(diào)整電路重復(fù)上述過程。 利用VHDL語言實(shí)現(xiàn)顯示控制綜合第二章介紹的幾種LED的驅(qū)動(dòng)形式，在本屏幕的設(shè)計(jì)中，LDE的驅(qū)動(dòng)采用掃描驅(qū)動(dòng)，LDE的亮度控制采用占空比的形式，因?yàn)檫@在數(shù)字電路設(shè)計(jì)中是很容易實(shí)現(xiàn)的，LDE的控制器件選用CPDL，它具有很好的組合和時(shí)序邏輯功能，能夠完成LED顯示所需要的掃描控制和占空比控制信號(hào)。屏幕的驅(qū)動(dòng)設(shè)計(jì)過程如下:，LED顯示屏驅(qū)動(dòng)電路多采用掃描的方式實(shí)現(xiàn)圖文顯示，有1/1/1/16等掃描方式，其中每行顯示時(shí)間占掃描周期的1/n。只要整屏的刷新速率大于50HZ，利用人眼的視覺暫留效應(yīng)，可形成一幅完整的畫面。我們就把這n行稱為一組，本設(shè)計(jì)對(duì)應(yīng)的屏體是1/16掃描方式，以16行為一組。，灰度值發(fā)生器的主要功能，是提供與灰度值各bti權(quán)值相對(duì)應(yīng)的不同占空比的信號(hào)。以8bti灰度值為例，進(jìn)行說明。用兩片74LSl61組成8bti計(jì)數(shù)器，對(duì)時(shí)鐘信號(hào)CKL進(jìn)行計(jì)數(shù)，可以得到0一255共計(jì)256計(jì)數(shù)值。當(dāng)一個(gè)時(shí)鐘信號(hào)CKL的周期為T(頻率為f)時(shí)，上述計(jì)數(shù)值對(duì)應(yīng)1T一256T，8bit計(jì)數(shù)器的各位輸出d0一d7的權(quán)值分別為l，2，4，8，16，32，64，128。，LDE顯示屏的時(shí)序信號(hào)分成幀頻、行頻、權(quán)值切換頻率、灰度頻率及總線頻率。幀頻一般要大于25HZ，人們才能夠看到比較連續(xù)的畫面，通常人們要求屏幕的頻率達(dá)到125左右，行頻是由掃描分組數(shù)確定的，如果掃描分組數(shù)為N，則行頻為幀頻N。權(quán)值切換信號(hào)是控制灰度發(fā)生器在各個(gè)位權(quán)上的切換信號(hào)，對(duì)于8bit的灰度信號(hào)，權(quán)值切換頻率是Fhui8，灰度頻率為系統(tǒng)實(shí)現(xiàn)灰度時(shí)的最低權(quán)位的顯示時(shí)間，其值為128，總線頻率為系統(tǒng)時(shí)鐘的總頻率及傳輸數(shù)據(jù)的頻率，它大于或等于Fhui。6 仿真效果及結(jié)論 仿真效果 使用ModelSim仿真用VHDL語言編寫的掃描驅(qū)動(dòng)電路的仿真波形如下圖61所示。從RAM接收到的數(shù)據(jù)信息data，存入外部擴(kuò)展的存儲(chǔ)器2，m2ma是存取器2的地址線。圖61 仿真波形 經(jīng)過硬件設(shè)計(jì)和軟件設(shè)計(jì)編碼調(diào)試后，將目標(biāo)代碼通過ISP下載線下載至LPC2214片內(nèi)FLASH中復(fù)位后運(yùn)行，同時(shí)在計(jì)算機(jī)上通過軟件來試驗(yàn)驗(yàn)證程序的運(yùn)行效果。通過實(shí)物測(cè)試，首先進(jìn)行時(shí)間的調(diào)整，其次用日光燈照射傳感器，發(fā)現(xiàn)屏幕變暗，拿走后屏幕變亮，該系統(tǒng)具備亮度自動(dòng)調(diào)節(jié)的功能。接著，進(jìn)行字體顯示效果的驗(yàn)證，分別編輯立體字，中空字，斜體字，均得到了預(yù)期的效果，實(shí)物圖如下圖62所示。62 實(shí)物圖 結(jié)論本論文主要介紹了LED全彩屏顯示系統(tǒng)的設(shè)計(jì)方案和系統(tǒng)要求，著重描述了數(shù)據(jù)傳輸部分和分控板（數(shù)據(jù)接收部分）的系統(tǒng)設(shè)計(jì)、硬件實(shí)現(xiàn)和控制系統(tǒng)調(diào)試，并給出了最終的顯示結(jié)果?？偟膩碇v，系統(tǒng)實(shí)現(xiàn)了方案設(shè)計(jì)時(shí)的規(guī)定要求，性能穩(wěn)定，總體成本也相對(duì)較低。本文采用基于ARM核的新一代32位嵌入式RISC微處理器組成數(shù)據(jù)轉(zhuǎn)換及控制信號(hào)產(chǎn)生電路，應(yīng)用可編程邏輯器件CPLD來實(shí)現(xiàn)LED顯示屏的掃描驅(qū)動(dòng)電路，這兩部分是大屏幕LED顯示系統(tǒng)的核心部分。與傳統(tǒng)的基于8/16位普通單片機(jī)的LED顯示系統(tǒng)相比較，該系統(tǒng)在不顯著增加系統(tǒng)成本的情況下，可支持更大可視區(qū)域的穩(wěn)定顯示，同時(shí)可存儲(chǔ)更多的顯示內(nèi)容。隨著LED大屏幕的發(fā)展，對(duì)控制系統(tǒng)的要求也越來越高，這就需要設(shè)計(jì)人員在設(shè)計(jì)時(shí)給系統(tǒng)添加更多、更強(qiáng)大的功能。視頻信號(hào)在系統(tǒng)中只進(jìn)行了簡(jiǎn)單的數(shù)據(jù)整合和γ校正處理，并沒有添加更多的視頻信號(hào)編解碼等數(shù)據(jù)處理功能。在未來的系統(tǒng)中，可以引入DSP對(duì)灰度信號(hào)做更多的處理，這樣會(huì)使LED大屏幕的顯示效果更加出色。參考文獻(xiàn)[1] ，[2] 用API232簡(jiǎn)化串口通信編程，鐵道通信信號(hào)，[3] 用通信控件開發(fā)Windows環(huán)境下的串口通信程序，淮北煤師院學(xué)報(bào)，[4] 陳愛萍，羊四清，1999[5] 于慧. , [6] 童星. ，[7] 王波. ，[8] 周永清. ，[9] ，[10] 李志東. ，[11] 田豐. 基于ARM和FPGA的高速大容量存儲(chǔ)燈光控制器的研究與實(shí)現(xiàn),華東師范大學(xué)學(xué)報(bào)，[12] 張華. ，致 謝 此處可以寫對(duì)四年生活的回顧，以及論文撰寫的過程，對(duì)自己有所幫助的人表