【正文】 20．如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到緩存第 i mod 128 塊。 21．I/O和CPU之間不論是采用串行傳送還是并行傳送，它們之間的聯(lián)絡(luò)方式（定時(shí)方 式）可分為 立即響應(yīng) 異步定時(shí) 同步定時(shí) 三種。 22．32位字長(zhǎng)的浮點(diǎn)數(shù)，其中階碼8位（含1位階符），基值為2，尾數(shù)24位（含1位數(shù)符），則其對(duì)應(yīng)的最大正數(shù)是 2127（1223） ，最小的絕對(duì)值是 2127*223 ；若機(jī)器數(shù)采用補(bǔ)碼表示，且尾數(shù)為規(guī)格化形式，則對(duì)應(yīng)的最小正數(shù)是 2128*21 ，最小負(fù)數(shù)是 2127 。（均用十進(jìn)制表示） 23．CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫 指令周期 ，它通常包含若干個(gè) 機(jī)器周期 ，而后者又包含若干個(gè) 節(jié)拍 。 機(jī)器周期 和節(jié)拍 組成多級(jí)時(shí)序系統(tǒng)。 24．假設(shè)微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時(shí)啟動(dòng) 18 個(gè)微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時(shí)啟動(dòng)3個(gè)微操作，則微指令的操作控制字段應(yīng)分 3 段，若每個(gè)字段的微操作數(shù)相同，這樣的微指令格式最多可包含 192 個(gè)微操作命令。 25．一個(gè)8體低位交叉的存儲(chǔ)器，假設(shè)存取周期為T(mén)，CPU每隔 t（T = 8t）時(shí)間啟動(dòng)一個(gè)存儲(chǔ)體，則依次從存儲(chǔ)器中取出16個(gè)字共需 823 存取周期。 26．I/O與主機(jī)交換信息的控制方式中， 程序查詢 方式CPU和設(shè)備是串行工作的。 DMA 和 程序中斷 方式CPU和設(shè)備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機(jī)是串行的。 27．DMA的數(shù)據(jù)塊傳送可分為 預(yù)處理、 數(shù)據(jù)傳送 和 后處理 階段。 28．設(shè) n = 16 （不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需 3200 ns,補(bǔ)碼Booth算法最多需 3300 ns。 29．設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補(bǔ)碼表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（pc）+ 1→ pc。設(shè)當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 05H若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 F3H 30．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為1,1111111?！?（23個(gè)1），真值為2127（1223）（十進(jìn)制表示）；對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為 0,0000000?！?（22個(gè)1） ，真值為 2128（21+223）（十進(jìn)制表示）。 31．I/O的編址方式可分為 不統(tǒng)一編址 和 統(tǒng)一編址 兩大類，前者需有獨(dú)立的I/O指令，后者可通過(guò) 訪存指令和設(shè)備交換信息。 32．在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè) 微程序 ，若某機(jī)有35條機(jī)器指令，通?？蓪?duì)應(yīng) 38個(gè)微程序 。 36．設(shè)24位長(zhǎng)的浮點(diǎn)數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是 231（1217），非零最小正數(shù)真值是 （233），絕對(duì)值最大的負(fù)數(shù)真值是（231），絕對(duì)值最小的負(fù)數(shù)真值是231（21217）（均用十進(jìn)制表示）。 37．變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 基地址 ， 指令提供 形式地址 ； 而在變址尋址中，變址寄存器提供 形式地址 ，指令提供 基地址。 38．影響流水線性能的因素主要反映在 訪存沖突 和 相關(guān)問(wèn)題 兩個(gè)方面。 39．運(yùn)算器的技術(shù)指標(biāo)一般用 機(jī)器字長(zhǎng) 和 運(yùn)算速度 表示。 40． 緩存是設(shè)在 CPU和 主存 之間的一種存儲(chǔ)器，其速度 與CPU速度 匹配，其容量與 緩存中數(shù)據(jù)的命中率 有關(guān)。42．設(shè)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長(zhǎng)度固定，且具有直接、間接（一次間址）、變址、基址、相對(duì)、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 7 位，尋址特征位占 3 位，可直接尋址的范圍是 214 ，一次間址的范圍是 224。 44．在寫(xiě)操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作 寫(xiě)直達(dá)法 ，若每次只暫時(shí)寫(xiě)入Cache，直到替換時(shí)才寫(xiě)入主存的方法稱作 寫(xiě)回法 。 45．I/O與主機(jī)交換信息的方式中， 程序查詢方式 和 中斷方式 都需通過(guò)程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 程序查詢方式 體現(xiàn)CPU與設(shè)備是串行工作的。46．在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是 停止CPU訪問(wèn)主存 、周期挪用 和 DMA和CPU交替訪問(wèn)主存 。 47．設(shè) n = 8 （不包括符號(hào)位），則原碼一位乘需做 8 次移位和最多 8 次加法，補(bǔ)碼Booth算法需做 8 次移位和最多 9 次加法。 48．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為 2127(12－23) ，最小正數(shù)為 2－129，最大負(fù)數(shù)為 2－128(2－12－23) ，最小負(fù)數(shù)為 2127。 49．一個(gè)總線傳輸周期包括 申請(qǐng)分配階段、 尋址階段、 傳輸階段 和 結(jié)束階段 四個(gè)階段。 50．CPU采用同步控制方式時(shí)，控制器使用 機(jī)器周期 和 節(jié)拍 組成的多極時(shí)序系統(tǒng)。 三、 計(jì)算題 已知：A = 11/16 ，B = 7/16 求：[A+B]補(bǔ) 。（課本P241） 設(shè)機(jī)器數(shù)字長(zhǎng)為8 位（含一位符號(hào)位在內(nèi)），若A = +15，B = +24，求 [AB]補(bǔ)并還原成真值。（課本P238） 已知：兩浮點(diǎn)數(shù)x = 210，y = 201 求：x + y。（課本P271）答：x、y 在機(jī)器中以補(bǔ)碼表示為 [x]補(bǔ)= 00,10。 [y]補(bǔ)= 00,01。 ① 對(duì)階 [△j]補(bǔ)= [jx]補(bǔ) [jy]補(bǔ) = 00,10 + 11,11 = 00,01 即△j = 1表示y的階碼比x的階碼小1因此將y的尾數(shù)向右移1位階碼相應(yīng)加1, 即 [y]’補(bǔ)= 00,10。 這時(shí) [y]’補(bǔ)的階碼與[x]補(bǔ)的階碼相等階差為0表示對(duì)階完畢。 ② 求和 0 1 0 1 [S x ]’補(bǔ) 1 1 0 1 [S y]’補(bǔ) 0 0 1 0 [S x +S y ]’補(bǔ) 即[x+y]補(bǔ)= 00,10。 ③ 右規(guī) 運(yùn)算結(jié)果兩符號(hào)位不等表示尾數(shù)之和絕對(duì)值大于1需右規(guī)即將尾數(shù)之和向右移1 位階碼加1故得 [x+y]補(bǔ)= 00,11。 則x+y = 211 設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，試問(wèn)該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS？ 設(shè)x = + 11/16 ，y = + 7/16 ，試用變形補(bǔ)碼計(jì)算x + y。(課本P241) 設(shè)機(jī)器A的主頻為8MHz，機(jī)器周期含4個(gè)時(shí)鐘周期，試求該機(jī)的平均指令周期和機(jī)器周期。每個(gè)指令周期包含幾個(gè)機(jī)器周期？如果機(jī)器B 的主頻為12MHz，且機(jī)器周期也含4 個(gè)時(shí)鐘周期，試問(wèn)B 機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？ 設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），設(shè)A＝9/64，B＝13/32，計(jì)算[A+B]補(bǔ)，并還原成真值。（參照課本P238） 設(shè)浮點(diǎn)數(shù)字長(zhǎng)為32 位，欲表示177。6 萬(wàn)的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1 位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點(diǎn)數(shù)溢出的條件是什么？【解】 因?yàn)?16 = 65536則177。6萬(wàn)的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示。對(duì)于尾數(shù)為16位的浮點(diǎn)數(shù)，因16需用5位二進(jìn)制數(shù)表示，即(16)十 = (10000)二，故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32 1 1 5 = 25位。按這樣分配，當(dāng)階碼大于 +31時(shí)，浮點(diǎn)數(shù)溢出，需中斷處理。]四、 問(wèn)答題 3．（6 分）設(shè)某機(jī)有四個(gè)中斷源A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)锳 B C D， 現(xiàn)要求將中斷處理次序改為D A C B。 （1）寫(xiě)出每個(gè)中斷源對(duì)應(yīng)的屏蔽字。 （2）按下圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫(huà)出CPU 執(zhí)行程序的軌跡。設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為20s。答：中斷源屏蔽字ABCDA1110B0100C0110D1111 2． DMA 接口主要由哪些部件組成？在數(shù)據(jù)交換過(guò)程中它應(yīng)完成哪些功能？畫(huà)出DMA 工作過(guò)程的流程圖（不包括預(yù)處理和后處理）。答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地址寄存器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)交換過(guò)程中，DMA接口的功能有：（1）向CPU提出總線請(qǐng)求信號(hào)；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號(hào)后，接管對(duì)總線的控制；（3）向存儲(chǔ)器發(fā)地址信號(hào)（并能自動(dòng)修改地址指針）；（4）向存儲(chǔ)器發(fā)讀/寫(xiě)等控制信號(hào)，進(jìn)行數(shù)據(jù)傳送；（5）修改字計(jì)數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束；（6）發(fā)DMA結(jié)束信號(hào)，向CPU申請(qǐng)程序中斷，報(bào)告一組數(shù)據(jù)傳送完畢。DMA工作過(guò)程流程如圖所示。 1． 假設(shè)磁盤(pán)采用DMA 方式與主機(jī)交換信息，其傳輸速率為2MB/s，而且DMA 的預(yù)處理需1000 個(gè)時(shí)鐘周期，DMA 完成傳送后處理中斷需500 個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB，試問(wèn)在硬盤(pán)工作時(shí)，50MHz 的處理器需用多少時(shí)間比率進(jìn)行DMA 輔助操作（預(yù)處理和后處理）。答：DMA傳送過(guò)程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個(gè)階段。傳送4KB的數(shù)據(jù)長(zhǎng)度需4KB/2MB/s=如果磁盤(pán)不斷進(jìn)行傳輸，每秒所需DMA 輔助操作的時(shí)鐘周期數(shù)為(1000 + 500)/ = 750000 故DMA 輔助操作占用CPU 的時(shí)間比率為 28