【正文】 20．如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到緩存第 i mod 128 塊。 21．I/O和CPU之間不論是采用串行傳送還是并行傳送，它們之間的聯(lián)絡(luò)方式（定時方 式）可分為 立即響應(yīng) 異步定時 同步定時 三種。 22．32位字長的浮點數(shù)，其中階碼8位（含1位階符），基值為2，尾數(shù)24位（含1位數(shù)符），則其對應(yīng)的最大正數(shù)是 2127（1223） ，最小的絕對值是 2127*223 ；若機器數(shù)采用補碼表示，且尾數(shù)為規(guī)格化形式，則對應(yīng)的最小正數(shù)是 2128*21 ，最小負(fù)數(shù)是 2127 。（均用十進制表示） 23．CPU從主存取出一條指令并執(zhí)行該指令的時間叫 指令周期 ，它通常包含若干個 機器周期 ，而后者又包含若干個 節(jié)拍 。 機器周期 和節(jié)拍 組成多級時序系統(tǒng)。 24．假設(shè)微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時啟動 18 個微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時啟動3個微操作，則微指令的操作控制字段應(yīng)分 3 段，若每個字段的微操作數(shù)相同，這樣的微指令格式最多可包含 192 個微操作命令。 25．一個8體低位交叉的存儲器，假設(shè)存取周期為T，CPU每隔 t（T = 8t）時間啟動一個存儲體，則依次從存儲器中取出16個字共需 823 存取周期。 26．I/O與主機交換信息的控制方式中， 程序查詢 方式CPU和設(shè)備是串行工作的。 DMA 和 程序中斷 方式CPU和設(shè)備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機是串行的。 27．DMA的數(shù)據(jù)塊傳送可分為 預(yù)處理、 數(shù)據(jù)傳送 和 后處理 階段。 28．設(shè) n = 16 （不包括符號位），機器完成一次加和移位各需100ns，則原碼一位乘最多需 3200 ns,補碼Booth算法最多需 3300 ns。 29．設(shè)相對尋址的轉(zhuǎn)移指令占2個字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補碼表示），每當(dāng)CPU從存儲器取出一個字節(jié)時，即自動完成（pc）+ 1→ pc。設(shè)當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 05H若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 F3H 30．設(shè)浮點數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補碼規(guī)格化表示，則對應(yīng)其最大正數(shù)的機器數(shù)形式為1,1111111。……1（23個1），真值為2127（1223）（十進制表示）；對應(yīng)其絕對值最小負(fù)數(shù)的機器數(shù)形式為 0,0000000。……1（22個1） ，真值為 2128（21+223）（十進制表示）。 31．I/O的編址方式可分為 不統(tǒng)一編址 和 統(tǒng)一編址 兩大類，前者需有獨立的I/O指令，后者可通過 訪存指令和設(shè)備交換信息。 32．在微程序控制器中，一條機器指令對應(yīng)一個 微程序 ，若某機有35條機器指令，通常可對應(yīng) 38個微程序 。 36．設(shè)24位長的浮點數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是 231（1217），非零最小正數(shù)真值是 （233），絕對值最大的負(fù)數(shù)真值是（231），絕對值最小的負(fù)數(shù)真值是231（21217）（均用十進制表示）。 37．變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 基地址 ， 指令提供 形式地址 ； 而在變址尋址中，變址寄存器提供 形式地址 ，指令提供 基地址。 38．影響流水線性能的因素主要反映在 訪存沖突 和 相關(guān)問題 兩個方面。 39．運算器的技術(shù)指標(biāo)一般用 機器字長 和 運算速度 表示。 40． 緩存是設(shè)在 CPU和 主存 之間的一種存儲器，其速度 與CPU速度 匹配，其容量與 緩存中數(shù)據(jù)的命中率 有關(guān)。42．設(shè)指令字長等于存儲字長，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長度固定，且具有直接、間接（一次間址）、變址、基址、相對、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 7 位，尋址特征位占 3 位，可直接尋址的范圍是 214 ，一次間址的范圍是 224。 44．在寫操作時，對Cache與主存單元同時修改的方法稱作 寫直達法 ，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作 寫回法 。 45．I/O與主機交換信息的方式中， 程序查詢方式 和 中斷方式 都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 程序查詢方式 體現(xiàn)CPU與設(shè)備是串行工作的。46．在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是 停止CPU訪問主存 、周期挪用 和 DMA和CPU交替訪問主存 。 47．設(shè) n = 8 （不包括符號位），則原碼一位乘需做 8 次移位和最多 8 次加法，補碼Booth算法需做 8 次移位和最多 9 次加法。 48．設(shè)浮點數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進制補碼浮點規(guī)格化數(shù)對應(yīng)的十進制真值范圍是：最大正數(shù)為 2127(12－23) ，最小正數(shù)為 2－129，最大負(fù)數(shù)為 2－128(2－12－23) ，最小負(fù)數(shù)為 2127。 49．一個總線傳輸周期包括 申請分配階段、 尋址階段、 傳輸階段 和 結(jié)束階段 四個階段。 50．CPU采用同步控制方式時，控制器使用 機器周期 和 節(jié)拍 組成的多極時序系統(tǒng)。 三、 計算題 已知：A = 11/16 ，B = 7/16 求：[A+B]補 。（課本P241） 設(shè)機器數(shù)字長為8 位（含一位符號位在內(nèi)），若A = +15，B = +24，求 [AB]補并還原成真值。（課本P238） 已知：兩浮點數(shù)x = 210，y = 201 求：x + y。（課本P271）答：x、y 在機器中以補碼表示為 [x]補= 00,10。 [y]補= 00,01。 ① 對階 [△j]補= [jx]補 [jy]補 = 00,10 + 11,11 = 00,01 即△j = 1表示y的階碼比x的階碼小1因此將y的尾數(shù)向右移1位階碼相應(yīng)加1, 即 [y]’補= 00,10。 這時 [y]’補的階碼與[x]補的階碼相等階差為0表示對階完畢。 ② 求和 0 1 0 1 [S x ]’補 1 1 0 1 [S y]’補 0 0 1 0 [S x +S y ]’補 即[x+y]補= 00,10。 ③ 右規(guī) 運算結(jié)果兩符號位不等表示尾數(shù)之和絕對值大于1需右規(guī)即將尾數(shù)之和向右移1 位階碼加1故得 [x+y]補= 00,11。 則x+y = 211 設(shè)某機主頻為8MHz，每個機器周期平均含2個時鐘周期，試問該機的平均指令執(zhí)行速度為多少MIPS？若機器主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平均有5個機器周期，則該機的平均指令執(zhí)行速度又是多少MIPS？ 設(shè)x = + 11/16 ，y = + 7/16 ，試用變形補碼計算x + y。(課本P241) 設(shè)機器A的主頻為8MHz，機器周期含4個時鐘周期，試求該機的平均指令周期和機器周期。每個指令周期包含幾個機器周期？如果機器B 的主頻為12MHz，且機器周期也含4 個時鐘周期，試問B 機的平均指令執(zhí)行速度為多少MIPS？ 設(shè)機器數(shù)字長為8位（含1位符號位），設(shè)A＝9/64，B＝13/32，計算[A+B]補，并還原成真值。（參照課本P238） 設(shè)浮點數(shù)字長為32 位，欲表示177。6 萬的十進制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1 位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點數(shù)溢出的條件是什么？【解】 因為216 = 65536則177。6萬的十進制數(shù)需16位二進制數(shù)表示。對于尾數(shù)為16位的浮點數(shù)，因16需用5位二進制數(shù)表示，即(16)十 = (10000)二，故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32 1 1 5 = 25位。按這樣分配，當(dāng)階碼大于 +31時，浮點數(shù)溢出，需中斷處理。]四、 問答題 3．（6 分）設(shè)某機有四個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為A B C D， 現(xiàn)要求將中斷處理次序改為D A C B。 （1）寫出每個中斷源對應(yīng)的屏蔽字。 （2）按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU 執(zhí)行程序的軌跡。設(shè)每個中斷源的中斷服務(wù)程序時間均為20s。答：中斷源屏蔽字ABCDA1110B0100C0110D1111 2． DMA 接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應(yīng)完成哪些功能？畫出DMA 工作過程的流程圖（不包括預(yù)處理和后處理）。答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存地址計數(shù)器、字計數(shù)器、設(shè)備地址寄存器、中斷機構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)交換過程中，DMA接口的功能有：（1）向CPU提出總線請求信號；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號后，接管對總線的控制；（3）向存儲器發(fā)地址信號（并能自動修改地址指針）；（4）向存儲器發(fā)讀/寫等控制信號，進行數(shù)據(jù)傳送；（5）修改字計數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束；（6）發(fā)DMA結(jié)束信號，向CPU申請程序中斷，報告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如圖所示。 1． 假設(shè)磁盤采用DMA 方式與主機交換信息，其傳輸速率為2MB/s，而且DMA 的預(yù)處理需1000 個時鐘周期，DMA 完成傳送后處理中斷需500 個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長度為4KB，試問在硬盤工作時，50MHz 的處理器需用多少時間比率進行DMA 輔助操作（預(yù)處理和后處理）。答：DMA傳送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個階段。傳送4KB的數(shù)據(jù)長度需4KB/2MB/s=如果磁盤不斷進行傳輸，每秒所需DMA 輔助操作的時鐘周期數(shù)為(1000 + 500)/ = 750000 故DMA 輔助操作占用CPU 的時間比率為 28