【正文】 2鎖存器的內容。在flash編程和校驗時，P2口也接收高8位地址字節(jié)和一些控制信號。l P3口：P3口是一個具有內部上拉電阻的8位雙向I/O 口，P3輸出緩沖器能驅動4個TTL邏輯電平。對P3端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（IIL）。在flash編程和校驗時，P3口也接收一些控制信號。P3口亦作為AT89S52特殊功能（第二功能）使用，如下所示。端口引腳第二功能：216。 (串行輸入口)。216。 (串行輸出口)。216。 (外中斷0)。216。 (外中斷1)。216。 (定時/計數(shù)器0)。216。 (定時/計數(shù)器1)。216。 (外部數(shù)據(jù)存儲器寫功能被選通)。216。 (外部數(shù)據(jù)存儲器讀功能被選通)。此外，P3口還接收一些用于FLASH閃存編程和程序校驗的控制信號。l RST：復位輸入。當振蕩器工作時，RST引腳出現(xiàn)兩個機器周期以上高電平將是單片機復位。l ALE/PROG：當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。對FLASH存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該位被置位后，只有一條MOVX和MOVC指令才能將ALE激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置ALE禁止位無效。l PSEN：程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89S52由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次PSEN有效，即輸出兩個脈沖，在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號。l EA/VPP：外部訪問允許，欲使CPU僅僅訪問外部程序存儲器（地址為0000HFFFFH），EA端口必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復位時內部會鎖存EA端狀態(tài)。如EA端為高電平（接VCC端），CPU則執(zhí)行內部程序存儲器的指令。FLASH存儲器編程時，該引腳加上+12V的編程允許電源VPP，當然這必須是該器件是使用12V編程電壓VPP。l XTAL1：振蕩器反相放大器和內部時鐘發(fā)生電路的輸入端。l XTAL2：振蕩器反相放大器的輸出端。 A/D轉換器的選擇及連接 ADC0809簡介A/D轉換典型芯片ADC0809是8位8通道逐次逼近式A/D轉換器，采用CMOS工藝，可實現(xiàn)8路模擬信號的分時采集，片內有8路模擬選通開關，以及相應的通道地址鎖存用譯碼電路，其轉換時間為100us左右。ADC0809內部邏輯結構如圖45所示。Vref Vref(+) ()OE8位A/D轉換器三態(tài)輸出鎖存器8路模擬量開關地址鎖存與譯碼START CLKABCALEIN0IN7D0D738EOCVccGND8位模擬量輸入8位數(shù)字量輸出8位模擬量輸入圖45 ADC0809的內部邏輯結構圖中多路開關可選通8個模擬通道，允許8路模擬量分時輸入，共用一個A/D轉換器進行轉換。地址鎖存與譯碼電路完成對A、B、C三個地址位進行鎖存和譯碼，其譯碼輸出用于通道選擇。芯片引腳ADC0809芯片為28引腳雙列直插式封裝，其引腳排列見圖46所示。對ADC0809主要信號引腳的功能說明如下：l IN0～IN7—模擬量輸入通道信號單極性，電壓范圍05V，若信號過小還需進行放大。模擬量輸入在A/D轉換過程中，其值不應當變化，對變化速度快的模擬量，在輸入前應增加采樣保持電路。l A、B、C地址線—A為低位地址，C為高位地址，模擬通道的選擇信號，引腳圖中為ADDA、ADDB和ADDC。其地址狀態(tài)與通道對應關系見表41。圖46 ADC0809引腳排列圖表41 選擇的通道C B A選擇的通道0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1IN0IN1IN2IN3IN4IN5IN6IN7l ALE地址鎖存允許信號—對應ALE上跳沿，A、B、C地址狀態(tài)送入地址鎖存器中。l START轉換啟動信號—START上跳沿時，所有內部寄存器清“0”；START下跳沿時，開始進行A/D轉換；在A/D轉換期間，START應保持低電平。本信號有時簡寫為ST。l D7～D0 數(shù)據(jù)輸出線—為三態(tài)緩沖輸出形式，可以和單片機的數(shù)據(jù)線直接相連。D0為最低位，D7為最高位。l OE 輸出允許信號—用于控制三態(tài)輸出鎖存器向單片機輸出轉換得到的數(shù)據(jù)。216。 OE=0，輸出數(shù)據(jù)線呈高電阻；216。 OE=1，輸出轉換得到的數(shù)據(jù)。l CLK 時鐘信號—ADC0809的內部沒有時鐘電路，所需時鐘信號由外界提供。通常使用頻率為500kHz的時鐘信號。l EOC轉換結束信號—使用中該狀態(tài)信號既可作為查詢的狀態(tài)標志，又可以作為中斷請求信號使用。216。 EOC=0，正在進行轉換；216。 EOC=1，轉換結束。l Vcc ＋5V電源l Vref 參考電源參考電壓用來與輸入的模擬信號進行比較，作為逐次逼近的基準。其典型值為＋5V（Vref（＋）＝＋5V，Vref（—）=0V）。 單片機與ADC0809接口需解決三個問題：①要給START線送一個100ns寬的起動正脈沖，如圖448所示；②獲取EOC線上的狀態(tài)信息，因為它是A/D轉換的結束標志，如圖49所示；③要經“三態(tài)輸出鎖存器”輸出一個端口地址，也就是給OE端送一個輸出轉換得到數(shù)據(jù)的信號，如圖49所示。 圖47 ADC0809的部分信號連接 圖48 信號的時間配合OEDI0～DI774LS373OEGALE89S52D7::D0Q7::Q0WREAP0RDALESTART≥≥ADDAADDBADDCQ0Q1Q2CLOCKDCK圖49 AT89S52和ADC0809的接口由于ADC0809無片內時鐘，時鐘信號可由單片機的ALE信號經D觸發(fā)器二分頻后獲得。ALE引腳得脈沖頻率是單片機時鐘頻率的1/6，二分頻后為500Hz，符合ADC0809對頻率的要求?？刂菩盘枺海趩覣/D轉換時。由于ALE與START連在一起，因此ADC0809在鎖存通道地址的同時也啟動轉換。在讀取轉換結果時，用單片機的讀信號/，產生正脈沖作為OE信號，用以打開三態(tài)輸出鎖存器。ADC0809與AT89S52接口工作方式見圖49。EOC開始轉換時為低電平，當轉換結束時為高電平。查詢方式：查詢EOC引腳。中斷方式：EOC經反相器接AT89S52的外部中斷引腳INT1。AT89S52和ADC接口通常可以采用定時、查詢和中斷三種方式。（1）定時傳送方式對于每種A/D轉換器，轉換時間作為一項技術指標，是已知的和固定的。如ADC0809的轉換時間為128us?？梢栽O計一個延時子程序，當啟動轉換后，CPU調用該延時子程序或用定時器定時，延時時間或定時時間稍大于A/D轉換所需時間。等時間一到，轉換已經完成，就可以從“三態(tài)輸出鎖存器”讀取數(shù)據(jù)。特點：電路連接簡單，但CPU費時較多。（2）查詢方式采用查詢法就是將轉換結束信號接到I/O接口的某一位，或經過三態(tài)門接到單片機數(shù)據(jù)總線上。A/D轉換開始之后，CPU就查詢轉換結束信號，即查詢EOC引腳的狀態(tài)：若它為低電平，表示A/D轉換正在進行，則MCS51應當繼續(xù)查詢；若查詢到EOC變?yōu)楦唠娖剑瑒t給OE線送一個高電平，以便從線上提取A/D轉換后的數(shù)字量。特點：占用CPU時間，但設計程序比較簡單。（3）中斷方式采用中斷方式傳送數(shù)據(jù)時，將轉換結束信號接到單片機的中斷申請端，當轉換結束時申請中斷，CPU響應中斷后，通過執(zhí)行中斷服務程序，使OE引腳變高電平，以提取A／D轉換后的數(shù)字量。特點：在A/D轉換過程中不占用CPU的時間，且實時性強。在本設計中選用定時傳送方式。 D/A轉換器的選擇及連接 DAC0832簡介圖410 DAC0832的引腳圖D/A轉換典型芯片之一DAC0832由8位輸入鎖存器、8位DAC寄存器、8位D/A轉換電路及轉換控制電路構成。DAC0832是20腳的雙列直插式D/A轉換器。能完成數(shù)字量輸入到模擬量(電流)輸出的轉換。圖410為DAC0832的引腳圖和內部結構圖。其主要參數(shù)如下：轉換時間為1μs，滿量程誤差為177。1LSB，供電電源為(+5～+15)V，邏輯電平輸入與TTL兼容，與微處理器完全兼容，具有8位分辨率的D/A轉換集成芯片。DAC0832以其價廉、接口簡單、轉換控制容易等優(yōu)點，在單片機應用系統(tǒng)中得到了廣泛的應用。在DAC0832中有兩級鎖存器，第一級鎖存器稱為輸入寄存器，它的允許鎖存信號為ILE，第二級鎖存器稱為DAC寄存器，它的鎖存信號也稱為通道控制信號/XFER。各引腳的功能定義如下：l DI7～DI0：8位的數(shù)據(jù)轉換輸入端，DI7為最高位。l IOUT1：模擬電流輸出端1，當DAC寄存器中數(shù)據(jù)全為1時，輸出電流最大，當 DAC寄存器中數(shù)據(jù)全為0時，輸出電流為0。l IOUT2：模擬電流輸出端2，IOUT2與IOUT1的和為一個常數(shù)，即IOUT1＋IOUT2＝常數(shù)。l /CS—片選信號（輸入），低電平有效。l ILE—數(shù)據(jù)鎖存允許信號（輸入），高電平有效。l /WR1—第1寫信號（輸入），低電平有效。該信號與ILE信號共同控制輸入寄存器是數(shù)據(jù)直通方式還是數(shù)據(jù)鎖存方式：216。 當ILE=1和/WR1=0時，為輸入寄存器直通方式；216。 當ILE=1和/WR1=1時，為輸入寄存器鎖存方式。l /XFER—數(shù)據(jù)傳送控制信號（輸入），低電平有效。l /WR2—第2寫信號（輸入）低電平有效。該信號與/XFER信號合在一起控制DAC寄存器是數(shù)據(jù)直通方式還是數(shù)據(jù)鎖存方式：216。 /WR2=0和/XFER=0時，為DAC寄存器直通方式；216。 /WR2=1和/XFER=0時，為DAC寄存器鎖存方式。l Iout1—電流輸出“1”；當數(shù)據(jù)為全1時，輸出電流最大；為全0時輸出電流最小。l Iout2—電流輸出“2”；DAC轉換器的特性之一是：Iout1＋Iout2=常數(shù)。l RFB：反饋電阻引出端。即運算放大器的反饋電阻端，電阻已固化在芯片中。因為DAC0832是電流輸出型D/A轉換器，為得到電壓的轉換輸出，使用時需在兩個電流輸出端接運算放大器， RFB端可以直接接到外部運算放大器的輸出端，即將一個反饋電阻接在運算放大器的輸出端和輸入端之間。運算放大器的接法如圖411所示。圖411 運算放大器接法l VREF：參考電壓輸入端，此端可接一個正電壓，也可接一個負電壓，它決定0至255的數(shù)字量轉化出來的模擬量電壓值的幅度，VREF范圍為(+10~10)V。VREF端與D/A內部T形電阻網(wǎng)絡相連。l VCC：芯片供電電壓，范圍為(+5~15)V。l AGND：模擬量地，即模擬電路接地端。l DGND：數(shù)字量地。 DAC0832的內部結構框圖，如圖412所示。“8位輸人寄存器”用于存放CPU送來的數(shù)字量，使輸人的數(shù)字量得到緩沖和鎖存，由/LE1控制?！?位DAC寄存器”用于存放待轉換的數(shù)字量，由/LE2控制?！?位D/A轉換電路”由T型電阻網(wǎng)絡和電子開關組成，電子開關受“8位DAC寄存器”輸出控制。8位輸入寄存器8位DAC寄存器8位D/A轉換器DI7DI0ILECSWR1WR2XFERAGNDRfbIout1Iout2VrefLE2LE1VCCDGND圖412　DAC0832內部結構框圖 DAC0832和單片機的接口方式DAC0832進行D/A轉換，可以采用兩種方法對數(shù)據(jù)進行鎖存。 第一種方法是使輸入寄存器工作在鎖存狀態(tài)，而DAC寄存器工作在直通狀態(tài)。具體地說，就是使和都為低電平，DAC寄存器的鎖存選通端得不到有效電平而直通；此外，使輸入寄存器的控制信號ILE處于高電平、處于低電平，這樣，當端來一個負脈沖時，就可以完成1次轉換。第二種方法是使輸入寄存器工作在直通狀態(tài)，而DAC寄存器工作在鎖存狀態(tài)。就是使和為低電平，ILE為高電平，這樣，輸入寄存器的鎖存選通信號處于無效狀態(tài)而直通；當和端輸入1個負脈沖時，使得DAC寄存器工作在鎖存狀態(tài)，提供鎖存數(shù)據(jù)進行轉換。根據(jù)上述對DAC0832的輸入寄存器和DAC寄存器不同的控制方法，DAC0832有如下3種工作方式：（1）單緩沖方式。單緩沖方式是控制輸入寄存器和DAC寄存器同時接收資料，或者只用輸入寄存器而把DAC寄存器接成直通方式。此方式適用只有一路模擬量輸出或幾路模擬量異步輸出的情形。（2）雙緩沖方式。雙緩沖方式是先使輸入寄存器接收資料，再控制輸入寄存器的輸出資料到DAC寄存器，即分兩次鎖存輸入資料。此方式適用于多個D/A轉換同步輸出的情節(jié)。（3）直通方式。直通方式是資料不經兩級鎖存器鎖存，即/CS、/WR/WR/XFER均接地，ILE接高電平。此方式適用于連續(xù)反饋控制線路，不過在使用時，必須通過另加I/O接口與CPU連接，以匹配CPU與D/A轉換。本設計因沒有固定被控對象，因此先采用單緩沖方式連接，如圖413所示。有有的被控對