數(shù)字溫度計(jì)警報(bào)系統(tǒng)畢業(yè)論文-資料下載頁(yè)
2025-06-22 01:33本頁(yè)面
【正文】 存儲(chǔ)器，器件采用ATMEL公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn)MCS51指令系統(tǒng)及80C51引腳結(jié)構(gòu)，芯片內(nèi)集成了通用8位中央處理器和ISP Flash存儲(chǔ)單元，功能強(qiáng)大的微型計(jì)算機(jī)的AT89C51可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價(jià)比的解決方案。 AT89C51具有如下特點(diǎn)：40個(gè)引腳，4k Bytes Flash片內(nèi)程序存儲(chǔ)器，128 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM） ，32個(gè)外部雙向輸入/輸出（I/O）口，5個(gè)中斷優(yōu)先級(jí)2層中斷嵌套中斷，2個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口，看門狗（WDT）電路，片內(nèi)時(shí)鐘振蕩器。 （） 。圖 AT89C51 芯片此外，AT89C51 設(shè)計(jì)和配置了振蕩頻率可為 0Hz 并可通過(guò)軟件設(shè)置省電模式?？臻e模式下，CPU 暫停工作，而 RAM 定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有 PDIP、TQFP 和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 AT89C51 主要功能特性： 兼容 MCS51 指令系統(tǒng) 32 個(gè)雙向 I/O 口 2 個(gè) 16 位可編程定時(shí)/計(jì)數(shù)器 全雙工 UART 串行中斷口線 2 個(gè)外部中斷源 中斷喚醒省電模式 看門狗（WDT）電路 靈活的 ISP 字節(jié)和分頁(yè)編程 4k 可反復(fù)擦寫(1000 次）ISP Flash ROM 工作電壓 時(shí)鐘頻率 033MHz 128x8bit 內(nèi)部 RAM 低功耗空閑和省電模式 3 級(jí)加密位 軟件設(shè)置空閑和省電功能 雙數(shù)據(jù)寄存器指針AT89C51 的引腳功能介紹：VCC：AT89C51 電源正端輸入，接+5V。VSS：電源地端。XTAL1：?jiǎn)涡酒到y(tǒng)時(shí)鐘的反相放大器輸入端。XTAL2：系統(tǒng)時(shí)鐘的反相放大器輸出端，一般在設(shè)計(jì)上只要在 XTAL1 和 XTAL2 上接上一只石英振蕩晶體系統(tǒng)就可以動(dòng)作了，此外可以在兩引腳與地之間加入一個(gè) 20PF 的小電容，可以使系統(tǒng)更穩(wěn)定，避免噪聲干擾而死機(jī)。RESET：AT89C51的重置引腳，高電平動(dòng)作，當(dāng)要對(duì)晶片重置時(shí)，只要對(duì)此引腳電平提升至高電平并保持兩個(gè)機(jī)器周期以上的時(shí)間，AT89C51便能完成系統(tǒng)重置的各項(xiàng)動(dòng)作，使得內(nèi)部特殊功能寄存器之內(nèi)容均被設(shè)成已知狀態(tài)，并且至地址0000H處開始讀入程序代碼而執(zhí)行程序。EA/VPP：EA為英文External Access的縮寫，表示存取外部程序代碼之意，低電平動(dòng)作，也就是說(shuō)當(dāng)此引腳接低電平后，系統(tǒng)會(huì)取用外部的程序代碼（存于外部EPROM中）來(lái)執(zhí)行程序。因此在8031及8032中，EA引腳必須接低電平，因?yàn)槠鋬?nèi)部無(wú)程序存儲(chǔ)器空間。如果是使用 8751 內(nèi)部程序空間時(shí)，此引腳要接成高電平。此外，在將程序代碼燒錄至8751內(nèi)部EPROM時(shí)，可以利用此引腳來(lái)輸入21V的燒錄高壓（VPP） 。ALE/PROG：ALE是英文Address Latch Enable的縮寫，表示地址鎖存器啟用信號(hào)。AT89C51可以利用這支引腳來(lái)觸發(fā)外部的8位鎖存器（如74LS373） ，將端口0的地址總線（A0～A7）鎖進(jìn)鎖存器中，因?yàn)锳T89C51是以多工的方式送出地址及數(shù)據(jù)。平時(shí)在程序執(zhí)行時(shí)ALE引腳的輸出頻率約是系統(tǒng)工作頻率的1/6，因此可以用來(lái)驅(qū)動(dòng)其他周邊晶片的時(shí)基輸入。此外在燒錄8751程序代碼時(shí)，此引腳會(huì)被當(dāng)成程序規(guī)劃的特殊功能來(lái)使用。PSEN：此為Program Store Enable的縮寫，其意為程序儲(chǔ)存啟用，當(dāng)8051被設(shè)成為讀取外部程序代碼工作模式時(shí)（EA=0） ，會(huì)送出此信號(hào)以便取得程序代碼，通常這支腳是接到EPROM的OE腳。AT89C51可以利用PSEN及RD引腳分別啟用存在外部的RAM與EPROM，使得數(shù)據(jù)存儲(chǔ)器與程序存儲(chǔ)器可以合并在一起而共用64K的定址范圍。PORT0（～）：端口0是一個(gè)8位寬的雙向輸出入端口，共有8個(gè)位，示位1，依此類推。其他三個(gè)I/O端口（PPP3）則不具有此電路組態(tài)，而是內(nèi)部有一提升電路，P0在當(dāng)作I/O用時(shí)可以推動(dòng)8個(gè)LS的TTL負(fù)載。如果當(dāng)EA引腳為低電平時(shí)（即取用外部程序代碼或數(shù)據(jù)存儲(chǔ)器） ，P0就以多工方式提供地址總線（A0～A7）及數(shù)據(jù)總線（D0～D7） 。設(shè)計(jì)者必須外加一個(gè)鎖存器將端口0送出的地址鎖住成為A0～A7，再配合端口2所送出的A8～A15合成一個(gè)完整的16位地址總線，而定址到64K的外部存儲(chǔ)器空間。PORT2（～）：端口2是具有內(nèi)部提升電路的雙向I/O端口，每一個(gè)引腳可以推動(dòng)4個(gè)LS的TTL負(fù)載，若將端口2的輸出設(shè)為高電平時(shí)，此端口便能當(dāng)成輸入端口來(lái)使用。P2除了用做一般I/O端口使用外，若是在AT89C51擴(kuò)充外接程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，也提供地址總線的高字節(jié)A8～A15，這個(gè)時(shí)候P2便不能當(dāng)作I/O來(lái)使用了。PORT1（～）：端口1也是具有內(nèi)部提升電路的雙向I/O端口，其輸出緩沖器可以推動(dòng)4個(gè)LS TTL負(fù)載，同樣地若將端口1的輸出設(shè)為高電平，便是由此端口來(lái)輸入數(shù)據(jù)。如果是使用8052或是8032的話，以有T2EX功能，可以做外部中斷輸入的觸發(fā)腳位。PORT3（～）：端口3也具有內(nèi)部提升電路的雙向I/O端口，其輸出緩沖器可以推動(dòng)4個(gè)TTL負(fù)載，同時(shí)還多工具有其他的額外特殊功能，包括串行通信、外部中斷控制、計(jì)時(shí)計(jì)數(shù)控制及外部數(shù)據(jù)存儲(chǔ)器內(nèi)容的讀取或?qū)懭肟刂频裙δ?。其引腳分配如下：：RXD，串行通信輸入。：TXD，串行通信輸出。：INT0，外部中斷0輸入。：INT1，外部中斷1輸入。：T0，計(jì)時(shí)計(jì)數(shù)器0輸入。：T1，計(jì)時(shí)計(jì)數(shù)器1輸入。：WR：外部數(shù)據(jù)存儲(chǔ)器的寫入信號(hào)。: RD，外部數(shù)據(jù)存儲(chǔ)器的讀取信
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1