【正文】 內(nèi)部結(jié)構(gòu)方框圖的三個層次：16/32位ARM920T 內(nèi)核具有指令Cache和16KB數(shù)據(jù)Cache系統(tǒng)總線外圍總線總線編碼/譯碼中斷控制電源管理存儲控制顯示USB主控外部總線控制NAND控制串行總線音頻總線通用接口實時時鐘觸摸屏定時器異步收發(fā)USB設(shè)備智能卡看門狗總線編碼/譯碼串行外圍設(shè)備接口Bottom view低部視圖OM0R14；OM1U15；OM2U14；OM3T13；XTORTCR16；XTIRTCR17；XTOPLLH16；XTIPLLH17； S3C2410A存儲器控制器特性（注意是S3C2410A的存儲器，不是ARM9中的寄存器） S3C2410A的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號，具有以下特性：地址空間：總共有8個存儲器bank（bank0～bank7），每個bank有128 MB（共1 GB），支持?。蠖耍ㄍㄟ^軟件選擇，已學(xué)），其中bank 0～bank 5個用于ROM，SRAM，每個bank有128 MB容量；bank 6～bank 7個用于ROM，SRAM，SDRAM，每個容量可變。（注意：如果是SDRAM，則只能是bank6或bank7）具體情況：除bank0只能是16/32位寬之外，其他bank都具有可編程的訪問位寬（8/16/32位），7個固定的存儲器bank（bank0～bank6）起始地址，最后一個bank（bank7）的起始地址是可調(diào)整的，最后兩個bank（bank6和bank7）的大小是可編程的（記住這些特點，以后使用時就不會亂來?。?。使用情況：所有存儲器bank的訪問周期都是可編程的，總線訪問周期可以通過插入外部等待來擴展，支持SDRAM的自刷新和掉電模式。 S3C2410A的存儲器映射S3C2410A存儲器的映射情況如下所示，其中bank6和bank7可為不同大小存儲器其對應(yīng)的地址范圍也有說明。注意：這也是原始圖。說明：SROM為ROM或SRAM類型的存儲器 SFR AREA為特殊功能寄存器 OM[1：0]=01，10時不使用NAND FLASH作為啟動ROMOM[1：0]=00時使用NAND FLASH作為啟動ROMOM為引腳名注意：bank6和bank7必須具有相同的大小。bank6的結(jié)束地址，下一個單元則是bank7的開始地址，他們之間沒有斷點，地址保持連續(xù)。 其中（1） S3C2410外接存儲器的空間被分為8個 BANKS，每個BANK容量為128M：當(dāng)訪問BANKx(x從0到7)所對應(yīng)的地址范圍見上圖，地址范圍也可使用公式計算得出，計算公式為x*128M到(x+1)*128M1。例如SDRAM使用BANK6（X=6），它的物理起始地址為6*128M=0x30000000，終止地址為(x+1)*128M1=0x37FFFFFF。（2）復(fù)習(xí)地址計算地址范圍最高地址地址范圍最高地址地址范圍最高地址地址范圍最高地址4GA3116MA2364KA15256BA72GA308MA2232KA14128KA61GA294MA2116KA1364BA5512MA282MA208KA1232BA4256MA271MA194KA1116BA3128MA26512KA182KA108BA264MA25256KA171KA94BA132MA24128KA16512BA82BA0權(quán)位十進制值2的N次方最大及地址范圍最高地址符號8316B(1111～0000)A3428B(111～000)A2214B(11～00)A1102B(1～0)A0由表可知：128M有A26～A0根地址線（即27根，因為28/4=7，16進制為7ffffffH）。 嚴格區(qū)分2的N次方值與地址范圍，這個值是一個位的權(quán)值，不是地址范圍，范圍是一個區(qū)域，在這個區(qū)域內(nèi)有一個最小值與最大值。 計算0X400000000X40000FFF的存儲區(qū)域 FFF 1111，1111，1111 即A11～A0 查表A11地址最大值為4K 所以結(jié)論是：這個存儲區(qū)域有4K。 復(fù)位、時鐘和電源管理 復(fù)位電路（注意是S3C2410的復(fù)位，不是ARM9復(fù)位）（1） 在系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運行時用戶的按鍵復(fù)位功能。下面分析以芯片IMP811S構(gòu)成的復(fù)位電路?？磮D分析，提問：是高電平復(fù)位還是低電平復(fù)位。（2） 也可以采用下面的圖所示較簡單的RC復(fù)位電路，經(jīng)使用證明，其復(fù)位邏輯是可靠的。充電過程分析；上電復(fù)位過程；手動復(fù)位過程。提問：D2的作用是什么，沒有D2時這個電路能否工作。 時鐘電路s3c2410 有三個時鐘FLCK 、HCLK 和PCLK （這3個時針都是核心時針）FCLK is used by ARM920T ，內(nèi)核時鐘，主頻。 HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controller, the LCD controller, the DMA and USB host block. AHB總線用于連接高速外設(shè)。PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI. APB總線用于連接低速外設(shè)。AMBA(Advanced Microcontroller Bus Architecture)是由ARM公司提出的片上總線規(guī)范。AMBA ：AHB(AMBA高性能總線)、ASB(AMBA系統(tǒng)總線)、APB(AMBA外設(shè)總線)和Test Methodology。the Advanced Highperformance Bus(AHB）應(yīng)用于連接高性能、高時鐘頻率的系統(tǒng)模塊(如CPU、DMA和DSP等)它構(gòu)成了高性能的系統(tǒng)骨干總線（ backbone bus ）。AHB bus上的外設(shè)有LCD controller（CONT代表controller，控制器）、USB Host CONT、ExtMaster、Nand CONT和nand flash boot loader、bus CONT、interrupt CONT、power management、memory CONT（sram/nor/sdram等）。the Advanced System Bus(ASB)是第一代AMBA系統(tǒng)總線，同AHB相比，它數(shù)據(jù)寬度要小一些，它支持的典型數(shù)據(jù)寬度為8位、16位、32位。the Advanced Peripheral Bus(APB)是本地二級總線（local secondary bus ），通過橋和AHB/ASB相連。它主要是為了滿足不需要高性能流水線接口或不需要高帶寬接口的設(shè)備的互連。APB bus上的外設(shè)有UART、USB device、SDI/MMC、Watch Dog Timer、bus CONT、spi、iic、iis、gpio、rtc、adc、timer/pwm。在S3C2410A中的時鐘控制邏輯能夠產(chǎn)生CPU所需的FCLK時鐘信號，先進高性能總線AHB外圍設(shè)備所需的HCLK時鐘信號，先進外圍總線APB外圍設(shè)備所需的PCLK時鐘信號。S3C2410A有兩個鎖相環(huán)（MPLL和UPLL，鎖相環(huán)是相位同步自動控制系統(tǒng)，在數(shù)字電路這門課中有討論）。MPLL用于FCLK，HCLK和PCLK（用于CPU和總線）；UPLL用于USB模塊（48 MHz，用于USB接口）。S3C2410A微處理器的主時鐘可由外部時鐘源提供，也可由外部振蕩器提供（或全部由外部提供），采用哪種方式通過引腳OM[3:2]來進行選擇（即DD2二位，有四種狀態(tài)）。（1）OM[3:2]=00時，MPLL和UPLL的時鐘均選擇外部晶體振蕩器；（2）OM[3:2]=0l時，MPLL的時鐘選擇外部晶體振蕩器；UPLL選擇外部時鐘源；（3）OM[3:2]=10時，MPLL的時鐘選擇外部時鐘源；UPLL選擇外部晶體振蕩器；（4）OM[3:2]=11時，MPLL和UPLL的時鐘均選擇外部時鐘源。在系統(tǒng)中選擇OM[3:2]均接地的方式（即00時的那種），即采用外部振蕩器提供系統(tǒng)時鐘。系統(tǒng)時鐘源直接采用外部晶振，內(nèi)部PLL電路可以調(diào)整系統(tǒng)時鐘，使系統(tǒng)運行速度更快。S3C2410X的系統(tǒng)時鐘電路見下圖，其外部振蕩器由12MHz晶振和2個15pF的微調(diào)電容組成。振蕩電路輸出接到S3C2410X微處理器的XTIPLL腳，輸入由S3C2410X微處理器XTOPLL提供。 電源電路對于電源控制邏輯，S3C2410A具有多種電源管理方案，對于每個給定的任務(wù)都具有最優(yōu)的功耗。在S3C2410A中的電源管理模塊具有正常模式、慢速模式、空閑模式和掉電模式4種有效模式。FHP空閑模式：CPU，內(nèi)耗降低正常模式：功耗最大慢速模式：不使用PLL，功耗與PLL無關(guān)，使用外時鐘，作為FCLK.掉電時內(nèi)部電源關(guān)CPU內(nèi)部邏輯均不產(chǎn)生功耗為喚醒邏輯供電系統(tǒng)內(nèi)的二個獨立電源掉電時斷開喚醒時打開模式特點見上圖：（1） 正常模式功耗達到最大；（2） 慢速模式功耗與PLL無關(guān)；（3）空閑模式降低了由CPU內(nèi)核產(chǎn)生的功耗。（4） 在掉電模式，電源管理模塊斷開內(nèi)部電源。除喚醒邏輯以外，CPU和內(nèi)部邏輯都不會產(chǎn)生功耗。激活掉電模式需要兩個獨立的電源，一個電源為喚醒邏輯供電；另一個為包括CPU在內(nèi)的其他內(nèi)部邏輯供電，并且這個電源開／關(guān)可以控制。在掉電模式下，為CPU和內(nèi)部邏輯供電的第二個電源將關(guān)斷。在設(shè)計系統(tǒng)電源電路之前對S3C2410A的電源引腳進行分析：（1）。為簡化系統(tǒng)電源電路的設(shè)計，要求整個系統(tǒng)的輸入電壓為高質(zhì)量的5V直流穩(wěn)壓電源。系統(tǒng)中RTC（實時時鐘），系統(tǒng)掉電時后備電池開始工作，以供RTC電路所需的電源，同時使用發(fā)光二極管指示電源狀態(tài)。（2） S3C2410A電源電路圖如下（a）和（b）所示。高質(zhì)量的5V直流穩(wěn)壓電源經(jīng)（a），（b）的輸入，最后（b）。直流直流轉(zhuǎn)換電路5V直流輸入直流直流提供系統(tǒng)所需電源，請認真學(xué)習(xí)。 S3C2410A的I/O口（注意:將第五章部分內(nèi)容放在這里一起講） S3C2410A的I／O口配置基本情況：S3C2410A共有117個多功能復(fù)用輸入／輸出端口（I/O口），分為端口A～端口H 共8組，其中8組I/O口按照其位數(shù)的不同又可分為：端口A（GPA）是1個23位輸出口；端口B（GPB）和端口H（GPH）是2個11位I/O口；端口C（GPC）、端口D（GPD）、端口E（GPE）和端口G（GPG）是4個16位I/O口；端口F（GPF）是1個8位I/O口。正確使用：為了滿足不同系統(tǒng)設(shè)計的需要，每個I/O口可以很容易地通過軟件對進行配置。每個引腳的功能必須在啟動主程序之前進行定義。如果一個引腳沒有使用復(fù)用功能，那么它可以配置為I/O口。注意：端口 A除了作為功能口外，只能夠作為輸出口使用。 S3C2410A的I／O口寄存器在S3C2410A中，大多數(shù)的引腳端都是復(fù)用的，所以對于每一個引腳端都需要定義其功能，為了使用I/O口，首先需要定義引腳的功能。配置I/O口相關(guān)的寄存器包括：端口控制寄存器（GPACON～GPHCON）、端口數(shù)據(jù)寄存器（GPADAT～GPHDAT）、端口上拉寄存器（GPBUP～GPHUP）、雜項控制寄存器以及外部中斷控制寄存器（EXTINTN）等。在掉電模式，如果GPF0～GPF7和GPG0～GPG7用作為喚醒信號，那么這些端口必須配置為中斷模式。每個引腳端的功能通過端口控制寄存器（PnCON）來定義（配置），如果端口配置為輸出口，則在該位寫01，否則寫00。數(shù)據(jù)寫入到端口數(shù)據(jù)寄存器（PnDAT）時，則從端口的對應(yīng)位輸出數(shù)據(jù)，否則輸入數(shù)據(jù)。端口上拉寄存器用于控制每組端口的上拉電阻為使能/不使能。如果相應(yīng)位設(shè)置為0，則表示該引腳的上拉電阻使能；為1，則表示該引腳的上拉電阻不使能。如果使能了端口上拉寄存器，則不論引腳配置為哪種功能，上拉電阻都會起作用。雜項控制寄存器用于控制數(shù)據(jù)端口的上拉電阻、高阻狀態(tài)、USB Pad和CLKOUT的選擇。外部中斷控制寄存器EXTINTn寄存器用于配置這些信號對于外部中斷請求采用的是低電平觸發(fā)、高電平觸發(fā)、下降沿觸發(fā)、上升沿觸發(fā)還是雙邊沿觸發(fā)。其中：有8個外部中斷有數(shù)字濾波器； 16 EINT引腳端（EINT[15:0]）用來作為喚醒源。（24個外部中斷可以通過不同的信號方式提出中斷請求）所有GPIO寄存器的值在掉電模式下都會被保存。 S3C2410A輸入／輸出端口編程實例注意：端口A除了作為功能口外，只能夠作為輸出口使用。下面介紹一個通過G口控制發(fā)光二極管LED1和LED2輪流閃爍I/O口編程實例。（1）設(shè)置讀/寫操作對I/O口的操作是通過對相關(guān)各個寄存器的讀／寫實現(xiàn)的。要對寄存器進行讀／寫操作，首先要對寄存器進行定義。有關(guān)I/O口相關(guān)寄存器的宏定義代碼如下：括號內(nèi)一個是端口的“值”一個是端口的“地址”，一個寄存器的地址由四個字節(jié)組成，使用C語言編程。（頭文件）definerGPA