【正文】 DATA的數(shù)據(jù)從MSB最高位開始，在每個時鐘CLK的上升沿一次裝入移位寄存器中并暫存在該寄存器中，直到LSB最低位裝載完畢，此時這24位數(shù)據(jù)在LE的上升沿觸發(fā)下全部被轉(zhuǎn)移到目標寄存器，這樣完成一個目標寄存器的初始化過程，程序執(zhí)行時首先完成對Function寄存器和Initialization寄存器的初始化，然后對R計數(shù)器和AB計數(shù)器置數(shù)，完成對PLL各個寄存器的設置，通過控制位中最低的兩位C1和C2可以選擇需要設置的寄存器。使用C51系列單片機的PLC指令可以使送數(shù)程序大為簡化。壓控振蕩器UMZ3WA16的輸出的信號一部分需要返回鑒相器，另一部分送到后級放大倍頻模塊進行放大倍頻。根據(jù)資料ADF4106對RF信號的輸入功率要求最小為10dbm，而UMZ3WA16輸出功率在0dbm左右，用一個兩路等功率功分器進行功率分配，VCO輸出信號進入鑒相器的能量大概為3dbm，滿足最小鑒相功率要求，同時可以保證進入后級放大倍數(shù)倍頻模塊的信號功率不至于太低。兩路等功率功分器可先通過ADS的Designguide自動仿真獲得，在獲得結(jié)果的基礎上進行優(yōu)化可得到最后結(jié)果。 X波段放大倍頻模塊的設計和實現(xiàn),實現(xiàn)頻率合成器最終在X波段輸出。放大器用了Hittite公司生產(chǎn)的HMC313放大器，后面還要加一個X波段濾波器。 HMC313管腳圖 C波段濾波器和X波段濾波器的設計 。 微波帶通濾波器的實現(xiàn)方法很多，常見的如直接耦合短截線帶通濾波器、發(fā)夾線濾波器和半波長諧振器平行耦合濾波器。半波長諧振器平行耦合濾波器的設計方法已經(jīng)很成熟，在微波集成電路中得到了廣泛應用，設計時需人工計算定出初值，然后代入軟件仿真優(yōu)化；參考這種設計方法，最終設計出了C波段和X波段的帶通濾波器。濾波器的頻率響應有多種形式，如最平坦型、契比雪夫型等。C波段濾波器和X波段濾波器的設計采用了契比雪夫低通原型。C波段濾波器的指標：中心頻率Io=,%帶內(nèi)波紋。按前面介紹的設計方法，計算出各耦合節(jié)的初始尺寸后，使用ADS進行進一步優(yōu)化、參考耦合結(jié)構(gòu)帶通濾波器設計的文獻，發(fā)現(xiàn)放置濾波器的腔體的結(jié)構(gòu)對濾波器的實際性能有很大影響，例如設計不恰當易產(chǎn)生諧振和通帶位置不明確等。為此在ADS中生成濾波器的PCB版圖再導入HFSS進行場仿真 用同樣的方法設計了X波段帶通濾波器。X波段帶通濾波器的設計采用了嚴格的對稱平行耦合結(jié)構(gòu)X波段濾波器的指標：中心頻率F。=，相對帶寬為8%，帶內(nèi)波紋0MB。 放大器HMC313加在C波段濾波器后面，使被放大的信號功率電平達到驅(qū)動后面倍頻器的所需要的功率要求。HMC3 1 3為MMIC放大器，已經(jīng)內(nèi)部匹配到50Q，因此只需在放大器輸入和輸出端接入簡單匹配網(wǎng)絡即可。需要注意的是，HMC313的底部應該鋪貼在大面積金屬地上，這樣有利于放大器散熱。倍頻器HMC204MSG8G的周圍大面積鋪金屬地并打?qū)Э?，這樣可以最大限度防止輸入和輸出信號互相竄擾。 X波段頻率合成器的調(diào)試 DDS與MCU部分的調(diào)試主要包括硬件電路和軟件程序的調(diào)試。單片機采用直插式封裝裝單片機的插件必須焊牢，同時要防止焊錫搭接造成短路。安放和取出單片機不能過于用力，以防折斷管腳然后檢查單片機的外圍電路，主要檢查時鐘電路和復位電路中各電子元件是否連接正確，例如復位電路中22uF的電解電容極性搞錯或沒焊牢都無法使單片機復位。通過仔細檢查，保證單片機加電后可正常工作.AD9850芯片的外圍電路包括DDS與單片機的連接、時鐘信號輸入電路以及電源去耦等。檢查AD9850的DW_CLK和FQUD等管腳與單片機響應端口的連接是否與程序中定義的相一致。 DDS的時鐘信號采用單端輸入方式輸入，了讓DDS保持正常工作狀態(tài)。加電后檢查各電源輸入管腳電壓是否正常。DDS后級濾波器選用的電容和電感的Q值應盡量高，以減少濾波器的插損。DDS濾波后加了一個放大器，把信號的功率放大以滿足PLL芯片的鑒相功率要求。放大器的資料給出了供電電壓為+5V、+6V和+8V時放大器的典型外圍電路，通過改變偏置電阻R（BIAS)和小范圍改變供電電壓，觀察DDS放大后的信號的雜散變化，連接PLL部分后再觀察可以更明顯地看出雜散隨供電電壓的改變發(fā)生的改變。最后確定供電電壓為+5V，此時DDS輸出的信號被放大到ldBm左右，雜散和相位噪聲性能達到了較好的水平。程序編寫好后用WAVE6000集成調(diào)試軟件進行調(diào)試，檢查無誤后通過編譯和執(zhí)行程序等操作生成二進制文件，再導入托普851通用編程器，通過相關(guān)設置把程序燒寫進AT89C2051單片機。 PLL模塊的調(diào)試主要包括VCO和環(huán)路濾波器的調(diào)試。首先給VCO單獨加電，在調(diào)諧端外加一可調(diào)電源，用頻譜儀觀看VCO輸出隨調(diào)諧電壓的變化情況，查驗VCO的調(diào)諧特性，記下相應的調(diào)諧電壓范圍，并確定運放LM358的電源電壓及增益。調(diào)試發(fā)現(xiàn)，+，因此運算放大器LM358的電源電壓可用+15V。ADF4106的電荷泵供電和VCO的供電對電源的紋波要求嚴格，而且都為+5V，可以用一個+5V的低紋波穩(wěn)壓塊為他們供電。由于電源線引線較長，兩器件的輸入端附近分別加一組濾波電容來濾除雜波。穩(wěn)壓塊輸出的電流不能太大，以前將一個+5V的穩(wěn)壓塊同時為DDS后級放大器，ADF410VCO和C波段放大器供電，發(fā)現(xiàn)穩(wěn)壓塊很快變熱，而系統(tǒng)最終輸出的信號的近端相位噪聲和雜散同時變差。改進電源供電方案，為DDS后級放大器和C波段放大器分別提供一個穩(wěn)壓塊，同時加強電路各部分去耦，再對電路進行測試，沒有出現(xiàn)上述。VCO輸出的信號經(jīng)等功率功分器分成功率相等的兩路信號一路回PLL鑒相另一路經(jīng)濾波放大和倍頻后輸出X波段信號。功率分配器兩路信號的隔離度主要通過跨接一個100Q的電阻來實現(xiàn)，該電阻的焊接質(zhì)量會影響兩路信號的實際功率輸出，根據(jù)實驗情況調(diào)整其位置，使兩路信號功率大致相等。 環(huán)路濾波器是調(diào)試的重點，它直接影響PLL輸出信號的相噪、雜散和跳頻時間等指標。先確定LM358的增益，R3和R4分別取l ，R1用2K的電位器取代電阻，調(diào)節(jié)電位器的阻值可以觀察到輸出頻譜從失鎖到鎖定的變化過程，反復調(diào)節(jié)電位器和更換不同的C2電容值。然后調(diào)整C1和C3的電容值以使環(huán)路帶寬、帶內(nèi)相噪和雜散調(diào)到最佳。調(diào)試后的環(huán)路參數(shù)值分別為R4= R3=lkΩ，C1==，C2=，R2 lkΩ，C3=926pF，Rl的值在200Ω左右，環(huán)路帶寬為68kHz。單片機對DDS和PLL的干擾比較大沒工作時可斷電以減少對電路的干擾。放大倍頻模塊既有有源器件又有無源器件，單個器件的測試很難實現(xiàn)，需要聯(lián)合調(diào)試C波段和X波段濾波器這類無源器件一旦加工后就很難調(diào)整遇到問題時一般只有重新設計加工，所以系統(tǒng)的性能主要通過調(diào)整放大器的性能來改善。放大器HMC313芯片背面有接地端，器件焊接時，芯片底部的金屬塊需與地良好接觸，否則放大器的電流會增大很多，且性能不穩(wěn)定。測試時需要注意：放大倍頻模塊必須先接好負載（如頻譜儀）再加電，空載容易導致放大器燒毀。當系統(tǒng)各個功能模塊都正常工作后，就可以進行整個系統(tǒng)的聯(lián)調(diào)了。系統(tǒng)聯(lián)調(diào)的目的是使各部分模塊之間匹配良好，檢測系統(tǒng)指標是否滿足要求。由于系統(tǒng)的供電端較多，加電順序也比較重要，要按照從放大倍頻模塊到PLL模塊，再到DDS與MCU模塊的順序來進行。斷電按照相反的順序進行。綜合考慮各種頻率合成技術(shù)的優(yōu)缺點，最終選用了DDS激勵PLL然后倍頻輸出X波段的方案，單片機以串行方式對DDS和PLL進行控制，經(jīng)過放大倍頻實現(xiàn)頻率的輸出和改變。本頻率合成器包括DDS和單片機控制模塊,PLL模塊和放大倍頻模塊三個模塊。通過不斷的測試與優(yōu)化得到各個模塊的合理的參數(shù)和整體模型。5系統(tǒng)仿真基于上面的理論和分析，我們研制出了輸出頻率為8~10GHz的頻綜系統(tǒng)，由單片機PIC18F6722控制，通過改變DDS頻率控制字和跳頻步進，能夠?qū)崿F(xiàn)點頻和以1MHz為步進的跳頻輸出。圖1為DDS＋PLL輸出頻點為10GHz時的相位噪聲, 圖2為DDS＋PLL輸出頻率為10GHz時寬帶雜散譜，鑒相頻率為25MHz。由圖可見，DDS＋PLL輸出的相位噪聲達到指標所給的85dBc/Hz, DDS輸出雜散也得到很好的抑制，由于本實驗受頻率合成芯片中鑒相器噪聲基底和分頻器分頻次數(shù)不連續(xù)的影響使得最終輸出的相位噪聲受鑒相器限制，故在實際應用中采用鑒相器噪聲基底更低和分頻次數(shù)連續(xù)的鑒相器相位噪聲和雜散還可以得到一定程度的改善。. C波段濾波器ADS仿真圖總結(jié)通過對X波段微波頻率合成器的設計和實驗工作可以看到，采用DDS＋PLL 頻率合成方案構(gòu)成的頻率合成器的指標是令人滿意的。從前面的分析和實驗結(jié)果可知，DDS＋PLL頻率合成器在相位噪聲特性、雜波抑制及頻率分辨率等方面相對于單一的頻率合成方式都較大的優(yōu)勢，其更大的優(yōu)點還在于相對于多環(huán)鎖相和混頻鎖相其結(jié)構(gòu)簡單、調(diào)試方便、性能穩(wěn)定。因此DDS＋PLL頻率合成方案是用于頻率合成器設計的一種較好的方案，可以推廣至不同的頻段和不同的應用。通過設計仿真和電路調(diào)試，用“DDS+PLL+倍頻”的方案實現(xiàn)了在x波段的頻率合成，最后得到的頻率合成器基本達到了設計指標。在各模塊的單元電路設計和程序調(diào)試上做了大量工作，使得整個系統(tǒng)最終得以實現(xiàn)。通過反復調(diào)試基本實現(xiàn)了預期的功能和指標要求，表明選用這種方案是行之有效的，可以應用于微波材料測試系統(tǒng)。 不過，還存在著一些需要解決的問題。放大倍頻模塊中濾波器和有源器件安放在同一個腔體內(nèi)無法單獨測試兩個濾波器，應該分別加工出C波段和X波段濾波器和兩濾波器的腔體，對兩個濾波器進行單獨測試。有少數(shù)頻點的雜散性能還不夠好，這主要是由DDS引起的，因此電路設計和布局還得改進，選用性能更好的DDS芯片，如AD985AD9858等，能改善頻率合成器的近端雜散和相位噪聲性能：系統(tǒng)供電端口比較多，應該考慮做一個電源模塊，使數(shù)字供電與模擬供電隔離，并設計一個包括各模塊和電源在內(nèi)的大腔體，中間相互隔離，增強電路的整體性，減少外部干擾。DDS放大器后面再加一個濾波器可進一步濾掉雜散。單片機串行加載DDS實現(xiàn)跳頒，有控制簡便和工作穩(wěn)定的優(yōu)點，在小型化微波材料測試系統(tǒng)的應用中有獨特的優(yōu)勢。另外，單片機對DDS串行加載的程序設計也有別于并行加載情況，本文圍繞這個問題做了不少有益的工作。微波材料測試系統(tǒng)對信號源的頻率準確度有較高要求，改善頻率準確度將是下一步工作的重。致 謝歷時將近兩個月的時間終于將這篇論文寫完，在論文的寫作過程中遇到了無數(shù)的困難和障礙，都在同學和老師的幫助下度過了。尤其要強烈感謝我的論文指導老師—申老師，申老師深厚的理論基礎，豐富的工程經(jīng)驗，嚴謹?shù)闹螌W態(tài)度都使我受益匪淺。從論文的選題，理論研究到論文的修改都給予了我極大地幫助。另外，在校圖書館查找資料的時候，圖書館的老師也給我提供了很多方面的支持與幫助。在此向幫助和指導過我的各位老師表示最中心的感謝！感謝這篇論文所涉及到的各位學者。本文引用了數(shù)位學者的研究文獻，如果沒有各位學者的研究成果的幫助和啟發(fā)，我將很難完成本篇論文的寫作。感謝我的同學和朋友，大家的互相幫助，耐心的探討，使我輕松解決了很多難題。在我寫論文的過程中也給予我了很多你問素材，還在論文的撰寫和排版燈過程中提供熱情的幫助。最后我衷心地感謝我的父母和同學，是你們在我畢設期間給我支持和鼓勵。參考文獻[1] [D].上海：復旦大學碩士學位論文，2005：525.[2] [D].上海：華東師范大學碩士學位論文，2006：501.[3] [D].西安：西安電子科技大學碩士學位論文，2005：301.[4][D].成都：電子科技大學碩士學位論文，2006：301.[5]，2006：110.[6]，.[7]孫延鵬. VHDL與可編程邏輯器件應用，.[8]林明權(quán). ，2003.[9]莊卉，黃蘇華，袁國春編著《鎖相與頻率合成技術(shù)》氣象出版社，1996.[10]黃水龍，CMOS SA分數(shù)頻率綜合器的若干關(guān)鍵技術(shù)研究，學位論文，清華大學，2007.[11]，1999.[12]褚振勇，2002.[13]丁志釗，基于PLL頻率合成器鎖相環(huán)的降噪技術(shù) ，2009.[14]張驍永. X波段寬帶頻率綜合器的研究. 西安電子科技大學出版社，2002.[15]費元春，2002.[16]張厥盛. 鎖相技術(shù)[M]. 西安: 西安電子科技大學出版社，2000.[17]. 高頻電路原理與分析[M]. 西安: 西安電子科技大學出版社，2006.[18]武建華. 數(shù)字通信系統(tǒng)的SystemView仿真與分析[M]. 北京: 北京航空航天大學出版社， 2001.[19][J].試驗科學與技術(shù)，2007. [20]康麗生. SystemView 實現(xiàn)通信系統(tǒng)中鎖相環(huán)電路的仿真[J]. 河南科學，2006, 04 0536 03.