【正文】 工具及 BSP 包的支持程度等。雖然嵌入式 Linux 在成本上具有優(yōu)勢，但是開發(fā)工具的支持程度遠(yuǎn)不如 WinCE，尤其是對于 WinCE 支持的四大系列之一的 ARM 系列。另外 WINCE 和 Windows 桌面系統(tǒng)的應(yīng)用界面完全一致，對于熟悉 Windows 桌面系統(tǒng)的用戶而言操作起來沒有習(xí)慣上的障礙?；谖④浱峁┑腣S2005 在 PC 機(jī)上即可部署 WinCE 的圖形界面應(yīng)用程序，即利用桌面系統(tǒng)的資源優(yōu)勢，完成嵌入式系統(tǒng)的開發(fā)和調(diào)試。 應(yīng)用層系統(tǒng)應(yīng)用層的主要功能是實(shí)現(xiàn)人機(jī)交互，輸入諧波檢測參數(shù)，控制諧波采樣信號(hào)的啟動(dòng)與停止，讀取采樣結(jié)果，調(diào)用諧波檢測算法模塊生成檢測結(jié)果，顯示諧波檢測結(jié)果。應(yīng)用層的開發(fā)采用 VS2005 工具，開發(fā)語言為 ，利用 vb 界面開發(fā)的高效性能可以方便快捷的建立起界面框架，配合封裝好的按鈕控件，表格控件和輸入控件就可以實(shí)現(xiàn)人機(jī)交互。要控制諧波采樣信號(hào)就需要與底層驅(qū)動(dòng)交互，主要通過中間接口函數(shù)來實(shí)現(xiàn)，在 WINCE 中有種驅(qū)動(dòng)接口被稱為流驅(qū)動(dòng)接口，通過流驅(qū)動(dòng)的接口標(biāo)準(zhǔn)即可實(shí)現(xiàn) API函數(shù)調(diào)用，這部分將在第 5 章詳細(xì)說明。采樣周期由用戶輸入，在應(yīng)用程序中通過計(jì)時(shí)器實(shí)現(xiàn)。采樣結(jié)果的讀取也是通過流驅(qū)動(dòng)與底層 GPIO 端口交互，當(dāng)采樣周期結(jié)束后，調(diào)用諧波分析算法模塊，計(jì)算用戶設(shè)定檢測的某次諧波電壓和諧波電流指標(biāo)。計(jì)算完畢后，輸出分析結(jié)果至窗體界面中。 本章小結(jié)本章首先介紹了嵌入式系統(tǒng)的定義、特點(diǎn)以及組成，然后設(shè)計(jì)了嵌入式諧波檢測系統(tǒng)的軟硬件方案。在硬件方案設(shè)計(jì)中，嵌入式核心處理器選用 S3C2440，系統(tǒng)內(nèi)存選用 SDRAM 芯片 HY57V561620F，外部存儲(chǔ)選用 Nand Flash 芯片 K9F1208，Nor Flash 芯片 AM29LV160DB 則作為 Boot Loader 程序的存儲(chǔ)器用于開機(jī)時(shí)加載內(nèi)核映像和諧波檢測程序。在軟件方案設(shè)計(jì)中，采用 OEM 層、系統(tǒng)層和應(yīng)用層的三層架構(gòu)，增強(qiáng)了系統(tǒng)開發(fā)的靈活性。第 4 章 諧波檢測系統(tǒng)硬件設(shè)計(jì) 電源及通信接口電路 電源電路諧波檢測系統(tǒng)中 S3C2440 內(nèi)核電源電壓 ，外部 I/O 和存儲(chǔ)器的工作電壓為 ，LCD 工作電壓 。所以電源需要提供 和 兩個(gè)電壓等級。本文設(shè)計(jì)的諧波檢測系統(tǒng)要求外部提供 5V 輸入電壓，然后利用 穩(wěn)壓芯片構(gòu)成輸出 的電源電路如圖 所示，其中 S1206 為一次性貼片保險(xiǎn)，端子CN1 可以外接充電電池模塊。由 MAX8860EUA 低壓差線性穩(wěn)壓源構(gòu)成輸出 的電源電路如圖 所示。 圖 CPU 內(nèi)核電源電路 圖 外圍器件電源電路 JTAG 接口電路最初在諧波檢測系統(tǒng)的 Flash 里沒有 Boot Loader 程序，所以 USB 驅(qū)動(dòng)就無法加載。利用 JTAG 對 Flash 器件的在線編程功能，可以在線下載 Boot Loader 程序到 Nor Flash 芯片。由于 Boot Loader 里添加了 USB 驅(qū)動(dòng)部分程序可以完成 USB初始化等操作，驅(qū)動(dòng)加載完成后就可以配合上位機(jī)軟件通過 USB 接口完成系統(tǒng)映像的下載。另外，JTAG 還被應(yīng)用于諧波檢測系統(tǒng)中底層驅(qū)動(dòng)的調(diào)試，JTAG(Join TestAction Group)原指聯(lián)合測試行動(dòng)組織，這個(gè)組織最早提出了一種測試訪問端口和邊界掃描體系結(jié)構(gòu)(Test Access Port and Boundary—Scan Architecture)[20]。JTAG調(diào)試技術(shù)也即邊界掃描技術(shù)，現(xiàn)在的高級器件都支持 JTAG 協(xié)議，如 ARM、FPGA、DSP 等。JTAG 最初是用來對芯片進(jìn)行測試的，基本原理是在器件內(nèi)部定義一個(gè)TAP(Test Access Port，測試訪問端口)，通過專用的 JTAG 測試工具對器件內(nèi)部節(jié)點(diǎn)進(jìn)行測試。JTAG 測試允許多個(gè)器件通過 JTAG 接口串聯(lián)在一起，形成一個(gè) JTAG鏈，能實(shí)現(xiàn)對各個(gè)器件分別測試。利用 JTAG 可以方便的對目標(biāo)板進(jìn)行調(diào)試和程序燒寫，使硬件電路的開發(fā)過程更加高效。S3C2440 芯片內(nèi)部具有 JTAG 控制器，因此，可以直接通過外部 JTAG 調(diào)試電纜或仿真器與諧波檢測系統(tǒng)連接調(diào)試，JTAG 接口一共有 5 根引腳分別為 nTRST、TCK、TMS、TDI 和 TDO，在介紹這 5 根引腳功能之前，需要先了解 TAP(Test AccessPort)控制器。TAP(Test Access Port)控制器利用邊界掃描鏈可以實(shí)現(xiàn)對芯片的輸入輸出進(jìn)行觀察和控制。每個(gè) JTAG 兼容器件都有自己的 TAP(測試訪問端口)控制器。TAP 控制器實(shí)際上是一個(gè)有 16 種狀態(tài)的同步狀態(tài)機(jī)，每一種狀態(tài)的轉(zhuǎn)換是通過 TMS 和 TCK 的狀態(tài)來觸發(fā) TAP 測試訪問狀態(tài)機(jī)的主要工作是選擇掃描鏈和提供的各種控制狀態(tài)，TAP 控制器選中的掃描鏈被連接到當(dāng)前 TDI 和 TDO 之間，通過TDI 和 TDO 就可以實(shí)現(xiàn)數(shù)據(jù)串行的輸入輸出，方便地觀察和控制處在調(diào)試狀態(tài)下的芯片狀態(tài)，實(shí)現(xiàn)調(diào)試。諧波檢測系統(tǒng)的 JTAG 接口原理圖如圖 所示， 間距的 10 腳調(diào)試接口，減少了底板的占用面積，從而縮小了諧波檢測裝置體積增強(qiáng)了便攜性能。五個(gè)引腳的功能分別為：(1)TCK(Test Clock)：輸入移位時(shí)鐘，TMS 和 TDI 數(shù)據(jù)在 TCK 的上升沿被采樣，數(shù)據(jù)在時(shí)鐘下降沿輸出到 TDO。(2)TMS(The Mode Select)：輸入方式選擇，TMS 用于控制 TAP 狀態(tài)機(jī)。 圖 JTAG 接口電路(3)TDI(Test Data In)：數(shù)據(jù)輸入。輸入到指令寄存器 IR 或數(shù)據(jù)寄存器 DR的數(shù)據(jù)出現(xiàn)在 TDI 輸入端，在 TCK 上升沿被采樣。(5)TDO(Test Data Out)：數(shù)據(jù)輸出。來自指令寄存器或數(shù)據(jù)寄存器的數(shù)據(jù)，數(shù)據(jù)在時(shí)鐘下降沿被移出到 TDO。(6)nTRST(Tap Reset)：低電平有效，提供 TAP 控制器復(fù)位功能，與諧波檢測系統(tǒng)的上電復(fù)位引腳(nRESET)相連。 USB 接口電路本系統(tǒng)中設(shè)計(jì)了 USB HOST 和 USB SLAVE 兩個(gè)電路。USB HOST 主要用于將諧波檢測歷史數(shù)據(jù)存儲(chǔ)至移動(dòng)硬盤等具有 USB 通訊接口的存儲(chǔ)設(shè)備中，還可以連接鼠標(biāo)和鍵盤。USB SLAVE 一般用來下載操作系統(tǒng)映像、驅(qū)動(dòng)、應(yīng)用程序至 Nand Flash存儲(chǔ)器中。借助 ActiveSync 軟件通過 USB SLAVE 接口可以實(shí)現(xiàn)目標(biāo)板和 PC 機(jī)的同步通訊，同步成功后可以在 PC 機(jī)上部署應(yīng)用程序至 WINCE 調(diào)試。通過 USB 接口還可以像在桌面系統(tǒng)中操作 U 盤一樣對 WINCE 中盤符為 Mobile Device 的分區(qū)進(jìn)行文件系統(tǒng)管理。利用 S3C2440A 的片上 USB 設(shè)備控制器，設(shè)計(jì) USB HOST 和 USB SLAVE 的接口電路如圖 和 所示。DN0 和 DP0 為 USB HOST 的數(shù)據(jù)線，DN1 和 DP1 為 USB SLAVE 的數(shù)據(jù)線，由于處理器已經(jīng)集成了 USB 控制器，數(shù)據(jù)線直接連接至 S3C2440 的 USB 端口。USB_EN連接 S3C2440 外部中斷引腳 EINT20，方便通過程序控制 USB SLAVE 和 WINCE 的通斷。 圖 USB HOST 接口電路 圖 USB SLAVE 接口電路 存儲(chǔ)器及 LCD 接口電路 S3C2440 與 SDRM 的接口設(shè)計(jì)嵌入式處理器 S3C2440A 雖然自帶存儲(chǔ)器，但是如果要在 S3C2440A 的存儲(chǔ)器上安裝向 WINCE 這樣的操作系統(tǒng)則是難以辦到的。而本系統(tǒng)又必須安裝嵌入式操作系統(tǒng)來完成系統(tǒng)軟件的工作。因此，系統(tǒng)在硬件設(shè)計(jì)上就要考慮到這個(gè)問題，為 S3C2440A 擴(kuò)展外部存儲(chǔ)器。SDRAM 具有空間存儲(chǔ)容量大、價(jià)格便宜、存取速度快的優(yōu)點(diǎn)，被廣泛應(yīng)用在各種嵌入式系統(tǒng)中，作為程序的運(yùn)行空間、數(shù)據(jù)及堆棧區(qū)[21]。S3C2440A處理器本身自帶SDRAM控制邏輯，因此，選擇為S3C2440A擴(kuò)展SDRAM存儲(chǔ)器。本系統(tǒng)為 S3C2440A 選擇兩片 16 位 32MB 的 SDRAM HY57V561620F 組成 32位的數(shù)據(jù)總線寬，更能獲得容量和速度上的平衡，硬件連接見圖 所示。 圖 S3C2440 與 SDRAM 接口電路圖中引腳說明如下：LSCLK0 和 LSCLK1 兩引腳用于為 SDRAM 提供數(shù)據(jù)訪問的參考時(shí)鐘信號(hào)；LSCKE引腳用于 SDRAM 的時(shí)鐘信號(hào)的使能；LnSCS0 引腳提供訪問 SDRAM 時(shí)的片選信號(hào)；LADDR24 和 LADDR25 分別與兩片 SDRAM 的 BA0 和 BA1 相連接作為塊訪問的址線；LADDR[2:14]管腳作為訪問 SDRAM 時(shí)的行列地址；LnSRAS、LnSCAS 和 LnWE 功能分別為行選擇、列選擇和寫使能；LnWBE[0:3]和兩片 SDRAM 的 LDQM 和 UDQM 連接，實(shí)現(xiàn)對兩片 SDRAM 的分別訪問；LDATA[0:15]、LDATA[16:31]為 32 位數(shù)據(jù)線。 S3C2440 與 FLASH 接口的設(shè)計(jì)SDRAM 雖然具有空間存儲(chǔ)容量大、價(jià)格便宜、存取速度快等優(yōu)點(diǎn)，但是存在SDRAM 中的數(shù)據(jù)在系統(tǒng)掉電后將丟失，因此，SDRAM 不能用來存放程序。所以需要擴(kuò)展非易失性存儲(chǔ)器存放程序代碼。隨著半導(dǎo)體技術(shù)的發(fā)展，使用 Flash 作為程序存儲(chǔ)器越來越受到歡迎，因?yàn)?Flash 具有功耗低、容量大、擦寫速度快等優(yōu)點(diǎn)，是嵌入式系統(tǒng)程序存儲(chǔ)的理想解決方案。(1)S3C2440A 與 Nor Flash 的連接電路設(shè)計(jì)目前比較常用的 Flash 有 Nor Flash 和 Nand Flash，Nor Flash 擁有獨(dú)立的數(shù)據(jù)總線和地址總線，能像 SRAM 一樣被快速的隨機(jī)讀取，允許處理器直接從中讀取代碼執(zhí)行，但是由于受工藝的限制，Nor Flash 價(jià)格昂貴，因此一般用來存放少量的程序代碼。在本系統(tǒng)中，WINCE 內(nèi)核的下載是通過 USB 接口，所以在下載前需要運(yùn)行帶有USB 驅(qū)動(dòng)的 Boot Loader，而 Nand Flash 不允許處理器直接讀取代碼執(zhí)行，而S3C2440A 支持從外部的 Nor Flash 啟動(dòng)，上電復(fù)位后將自動(dòng)執(zhí)行存放在 Nor Flash中地址 0x00000000 處的程序，因此 Boot Loader 需要預(yù)先存儲(chǔ)在 Nor Flash 中，然后通過 Boot Loader 加載的 USB 驅(qū)動(dòng)來下載 WINCE 內(nèi)核。本諧波檢測系統(tǒng)采用 1M、16Bit 的 Nor Flash AM29LV160DB 存放引導(dǎo)加載程序，S3C2440A 與 AM29LV160DB 的連接電路如圖 所示。圖 中的引腳說明如下：LADDR[1:20]為 20 位地址線，LDATA[0:15]為 16 位數(shù)據(jù)線，20 位地址線可以訪問 1M 個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元 16 位。LnOE、nGCS0 和 LnWE 引腳分別表示輸出使能、片選和寫使能。(2)S3C2440A 與 Nand Flash 的連接電路設(shè)計(jì)Nor Flash 的訪問速度快，但是價(jià)格與 Nand Flash 比是非常昂貴的。而 NandFlash 的寫入速度也是很快的，且容量大，成本低，所以通過擴(kuò)展一片 64MB 的 NandFlash K9F1208 來完成存放操作系統(tǒng)代碼和系統(tǒng)運(yùn)行重要參數(shù)的需求。S3C2440A集成有專門的 NAND Flash 控制器，可以實(shí)現(xiàn) S3C2440A 與 K9F1208 的無縫連接，電路如圖 所示。 圖 S3C2440 與 AM29LV160DB 的接口電路 圖 S3C2440A 與 K9F1208 的接口電路圖 中：LDATA[0:7]共 8 根數(shù)據(jù)線訪問字長為 8 位；ALE 和 CLE 分別表示地址瑣存使能和命令瑣存使能；WE、CE 和 RE 分別表示寫使能、片選和讀使能；RnB引腳表示“準(zhǔn)備好/忙”狀態(tài)。 S3C2440 與 LCD 的接口設(shè)計(jì)LCD 液晶顯示電路是本系統(tǒng)設(shè)計(jì)所必須的，因?yàn)橹C波檢測結(jié)果要實(shí)時(shí)的在 LCD上直觀地顯示，同時(shí)系統(tǒng)只有一個(gè)電源按鈕，其它功能按鍵全部通過點(diǎn)擊觸摸屏來操作，這也是 WINCE 的應(yīng)用所必須的，S3C2440A 內(nèi)置 STN/ TFT LCD 控制器，大大方便了接口設(shè)計(jì)，可以直接引線到連接端口處，本系統(tǒng)選用三星公司所推薦的 寸觸摸屏 LTV350QVF0E，接口電路如圖 所示。 圖 S3C2440 與 LCD 的接口電路圖 中：VD[0:23]均為輸入信號(hào)，控制紅黃藍(lán)三基色以及灰度；VM 為 LCD驅(qū)動(dòng)器的 AC 信號(hào)，VM 信號(hào)被 LCD 驅(qū)動(dòng)器用于改變行和列的電壓極性，從而控制像素點(diǎn)的顯示或熄滅，VM 信號(hào)可以與每個(gè)幀同步，也可以與可變數(shù)量的 VLINE 信號(hào)同步； VLINE 為 LCD 控制器和 LCD 驅(qū)動(dòng)器之間的線同步脈沖信號(hào)，該信號(hào)用于 LCD驅(qū)動(dòng)器將水平線（行）移位寄存器的內(nèi)容傳送給 LCD 屏顯示，LCD 控制器在整個(gè)水平線（整行）數(shù)據(jù)移入 LCD 驅(qū)動(dòng)器后，插入一個(gè) VLINE 信號(hào)；VFRAME 為 LCD 控制器和 LCD 驅(qū)動(dòng)器之間的幀同步信號(hào)，該信號(hào)告訴 LCD 屏的新的一幀開始了，LCD 控制器在一個(gè)完整幀顯示完成后立即插入一個(gè) VFRAME 信號(hào)，開始新一幀的顯示；VCLK 是 LCD 控制器和 LCD 驅(qū)動(dòng)器之間的像素時(shí)鐘信號(hào)，由 LCD 控制器送出的數(shù)據(jù)在 VCLK 的上升沿處送出，在 VCLK 的下降沿處被 LCD 驅(qū)動(dòng)器