【正文】 份，即相位增量為 （410）由(49)和(410)兩式可得 （411）根據(jù)香濃采樣定理，必須有，則有。根據(jù)式（410），當(dāng)不變時，改變輸出信號的頻率的方式有兩種： （1）在基準(zhǔn)時鐘信號頻率確定的情況下，通過改變M的大小，就可以改變輸出正弦信號的頻率，M又稱頻率控制字；（2）在相位步增量M一定的情況下，通過改變基準(zhǔn)頻率來改變信號的頻率，且二者呈線性關(guān)系。正弦信號的幅值就是當(dāng)前相位值的函數(shù)，得到當(dāng)前相位就可以計算當(dāng)前幅值。但是由于正弦函數(shù)幅相關(guān)系為非線形函數(shù)，實時計算將會使計算單元有很大的時間開銷，一般通過查表的方法來快速獲得幅度值。廣泛使用的方法是通過定制ROM存儲器來存儲相位序列號所對應(yīng)的幅值，然后輸入序列號對應(yīng)地址來輸出幅值的方式解決幅相對應(yīng)問題。圖4 18 直接數(shù)字信號合成功能實現(xiàn)模塊圖DDFS的功能構(gòu)成如圖418所示，相位累加器對頻率控制字M以基頻速率累加，輸出N位地址地址至幅值查找表得代表幅值的Q位數(shù)值，經(jīng)D/A轉(zhuǎn)換后輸出帶有高頻分量的階梯正弦波，然后經(jīng)LPF平滑后輸出。 實現(xiàn)方法本設(shè)計選擇的DA和低通濾波芯片分別為TLC7226CN和MAX280。TLC7226是四通道八位快速AD，按供電電源不同其工作頻率也不同，但是總能達(dá)到兆級速度；MAX280是截止頻率外部可調(diào)的五階LPF。它們的控制方法和電路設(shè)計簡單，此處不做介紹。FPGA中的實現(xiàn)的是相位累加器部分和幅值查找表。本設(shè)計的ROM的存儲器地址N=幅值數(shù)據(jù)位Q=8，由于本模塊的設(shè)計的周期細(xì)分?jǐn)?shù)為26=64份，當(dāng)M增大時，信號的復(fù)現(xiàn)質(zhì)量會有很大影響。所以本設(shè)計中取M=1，依靠改變基頻來改變頻率值。FPGA內(nèi)實現(xiàn)DDS的各模塊與A/D和LPF器件的實際連接如圖419所示。本模塊對60M工作頻率分頻獲得受控基頻，所以正弦信號輸出頻率為。設(shè)計正弦信號目標(biāo)頻率范圍為5K~1HZ，則為320K~64HZ。FPGA中的設(shè)計難點是通過60M的工作頻率獲得320KHZ~64HZ頻率范圍內(nèi)變化的基頻。設(shè)計MAX280的低通濾波截止頻率為200KHZ。圖4 19 FPGA內(nèi)實現(xiàn)DDS的各模塊與A/D和LPF器件的連接如圖 小頻差寬頻域基頻信號發(fā)生的設(shè)計 上一節(jié)的實現(xiàn)難點是320KHZ~64HZ頻域內(nèi)連續(xù)的整數(shù)基頻率信號的生成模塊的設(shè)計。本系統(tǒng)對其設(shè)計采用一種首創(chuàng)的小頻差方法，設(shè)計原理如下： 設(shè)有兩個周期分別為和的信號，且，則有是的小數(shù)倍，對取整得整數(shù)，關(guān)系如式（412）所示， （412）、分別是兩信號的頻率值。當(dāng)時，和之差，即小數(shù)部分，可以忽略不計，這就是“小頻差”的主要意詣，如圖420所示。圖4 20 小頻差方法原理圖利用這個原理可以實現(xiàn)基于填充法的準(zhǔn)全頻域整數(shù)信號發(fā)生器，本模塊選擇為60MHZ，用以實現(xiàn)320K~64HZ頻率范圍的，的實現(xiàn)功能示意圖如圖421所示，其中是外部ADTLC7226CN的控制信號。圖4 21 基于小頻差原理的實現(xiàn)方法 實測結(jié)果 經(jīng)測試，60M的工作頻率下，可以實現(xiàn)基頻信號在 320KHZ~64HZ內(nèi)的連續(xù)生成，其目標(biāo)值與輸出值之間的頻差小于3‰。在此基頻信號基礎(chǔ)上輸出5KHZ~1HZ正弦信號頻差也都在1‰，輸出正弦波由數(shù)字示波器測量如圖422所示，當(dāng)輸入8K正弦波指令后，輸出的實際波形。圖4 22 信號發(fā)生模塊的實際測試示波器抓圖 數(shù)字信號處理模塊測控系統(tǒng)有性能很高的DSP作為測控卡的主控芯片，它雖然具有強大的數(shù)字信號處理能力，但是在兼顧流程控制、多任務(wù)協(xié)調(diào)及大量數(shù)據(jù)處理情況下就顯得力不從心了。QuartusII可以根據(jù)片上硬件資源，幫助開發(fā)者通過專用工具軟件DSP Builder設(shè)計有一定算法功能的FPGA片上數(shù)據(jù)處理器。因為數(shù)字信號處理算法的針對性很強，本模塊只是空出閑置資源而未加具體的算法邏輯，以便在日后的應(yīng)用中設(shè)計實際的算法模塊。 CCS環(huán)境下DSP測控功能的實現(xiàn)上一節(jié)敘述了基于FPGA的各種功能的實現(xiàn)，F(xiàn)PGA作為DSP執(zhí)行測控任務(wù)的強大助手，其正常工作要靠DSP的合理控制，因此基于DSP的測控端通信程序的設(shè)計開發(fā)尤顯重要。CCS是TI公司為其DSP、ARM等高集成信息處理芯片設(shè)計的開發(fā)環(huán)境，利用CCS可以實現(xiàn)從代碼輸入、聯(lián)系硬件環(huán)境的編譯、可執(zhí)行文件的燒寫和硬件在線調(diào)試整個開發(fā)過程，同時還提供脫離硬件環(huán)境的軟件仿真功能。本系統(tǒng)DSP程序代碼設(shè)計采用應(yīng)用廣泛的C語言[30]。 DSP程序流程系統(tǒng)上電后，DSP的初始化及測控程序流程如圖423所示。首先，DSP根據(jù)硬件設(shè)定的模式來進(jìn)行自啟動，本系統(tǒng)將可執(zhí)行程序存放于片上FLASH中，所以通過BOOT ROM的導(dǎo)引將會進(jìn)入FLASH程序空間，然后將程序搬移到片上RAM內(nèi)執(zhí)行。之后DSP進(jìn)行非任務(wù)相關(guān)的初始化設(shè)置，包括看門狗、系統(tǒng)時鐘和XINTF通信接口等，保證DSP的基本通信功能。然后根據(jù)以太網(wǎng)模塊的外接情況判斷測控系統(tǒng)是測控卡單卡獨立運行還是多卡聯(lián)網(wǎng)運行。如果是獨立運行則直接進(jìn)入下一步執(zhí)行與測控任務(wù)相關(guān)的功能化配置；如果是多卡聯(lián)網(wǎng)則還需要以太網(wǎng)通信模塊的初始設(shè)置，以太網(wǎng)通信初始化后，接受上位系統(tǒng)中心下達(dá)的測控任務(wù)，進(jìn)行功能化配置。功能化配置即根據(jù)硬件功能對用到的DSP片上資源進(jìn)行使能及配置，如各個外設(shè)的時鐘設(shè)定、相關(guān)GPIO的功能復(fù)用選擇、設(shè)置相關(guān)中斷等。圖4 23 DSP初始化流程然后，將測控功能細(xì)化為DSP自身職能部分和FPGA各功能模塊部分，對于FPGA的職能部分則根據(jù)預(yù)定義的命令協(xié)議對其進(jìn)行任務(wù)下發(fā)。最后進(jìn)入到測控任務(wù)執(zhí)行流程。 一種顯著提高DSP程序運行速度的方法DSP的程序的運行方式有兩種：①在線仿真調(diào)試方式，這種方式下程序代碼存放在DSP片上RAM里，由于其有很高的讀寫速度，所以指令執(zhí)行流水線在讀取指令上耗費的時間就非常小，可以獲得很高的執(zhí)行速度；②脫機獨立運行方式，這種方式程序代碼是燒寫在片上非易失存儲空間FLASH中，F(xiàn)LASH的讀速度比之RAM非常之慢，讀一次指令至少要等待5個SYSCLK，這就導(dǎo)致其指令執(zhí)行速度大打折扣。本系統(tǒng)利用一種DSP上電后將程序由FLASH轉(zhuǎn)移到RAM中運行的方式大大提高了其指令運行速度[42]。TI公司對其DSP產(chǎn)品都提供了其開發(fā)的工程模版，功能全面，條理清晰，通常DSP軟件開發(fā)工作都是在其基礎(chǔ)上嵌入自己的功能塊。為了實現(xiàn)程序的遷移，首先要對程序模板進(jìn)行一些改動：將看門狗操作設(shè)置在程序遷移之前進(jìn)行、添加代碼轉(zhuǎn)移函數(shù)、程序開始入口由主函數(shù)改為代碼轉(zhuǎn)移函數(shù)。.CMD文件負(fù)責(zé)對DSP片上的空間進(jìn)行功能區(qū)的分配，指定各程序段的加載和運行空間，對可用的存儲空間可以實現(xiàn)靈活的功能劃分，程序代碼可以人為規(guī)定其加載空間和實際的執(zhí)行空間。要實現(xiàn)程序的搬移，合理分配各程序段的加載與執(zhí)行空間。完成以上設(shè)置后DSP的程序執(zhí)行流程將如圖424所示。圖4 24 程序遷移設(shè)置后程序執(zhí)行流程表4 6 不同程序存儲方式下同等運算規(guī)模所耗指令比較28+27+Sin()RAM13175FLASH679911如表46所示，分別測得程序存儲在FLASH和RAM里時，執(zhí)行三種運算所耗費的SYSCLK（150MHZ）。 以太網(wǎng)通信功能的實現(xiàn)作為監(jiān)測數(shù)據(jù)的上行起始端和控制命令的下行目的端，DSP可以直接操作以太網(wǎng)通信模塊與上位機進(jìn)行通信，將大量實時測量數(shù)據(jù)通過以太網(wǎng)的高速特性送達(dá)上位機，在上位機通過相關(guān)應(yīng)用軟件進(jìn)行處理。在對片上相關(guān)寄存器進(jìn)行初始設(shè)置之后，以太網(wǎng)通信模塊的操作和普通的存儲器類似，只要參考模塊性能進(jìn)行數(shù)據(jù)讀寫通信即可。以太網(wǎng)通信模塊與DSP的連接如圖425所示。圖4 25 DSP與以太網(wǎng)通信模塊的連接圖在對通信模塊進(jìn)行初始化設(shè)置之后，就可以通過以太網(wǎng)通信模塊進(jìn)行基于TCP或者UDP協(xié)議的通信。TCP模式下，首先要根據(jù)IP地址和端口號與上位機建立套接字連接，然后通過套接字進(jìn)行數(shù)據(jù)傳輸。當(dāng)DSP通過以太網(wǎng)模塊與上位主機進(jìn)行基于TCP協(xié)議的通信時，上位主機內(nèi)執(zhí)行TCP服務(wù)端程序，即上位機監(jiān)聽下位測控卡的連接請求，測控端采用TCP客戶端模式，DSP內(nèi)的程序流程如圖426所示。 圖4 26 DSP與上位機基于TCP協(xié)議的通信流程圖4 27 DSP與上位機基于UDP協(xié)議的通信流程UDP模式下，由于UDP是一種“只管發(fā)送，不顧結(jié)果”的非連接協(xié)議，所以其數(shù)據(jù)通訊不需要事先建立套接字連接，雖然通信相對靈活，但是這種通信方式安全性低，可能出現(xiàn)數(shù)據(jù)丟失，或者接受到非法數(shù)據(jù)，只可以用來傳輸一些非重要數(shù)據(jù)，如一些信息的實時采集，偶爾的采集失敗不會影響系統(tǒng)穩(wěn)定性。其通信流程如圖427所示。由于以太網(wǎng)網(wǎng)絡(luò)有嚴(yán)密的層級性，雖然本系統(tǒng)的各個端點與主機屬于一個子網(wǎng)范圍，未經(jīng)路由器遠(yuǎn)程連接，但是需要交換機進(jìn)行連通，所以需要一些實地信息。在上位機環(huán)境下，打開命令行執(zhí)行程序（），輸入“ipconfig”命令，回車后出現(xiàn)如圖428所示的主機信息。這些信息中的“Ipv4地址”、“子網(wǎng)掩碼”、“默認(rèn)網(wǎng)關(guān)”是測控端需的一些必要的配置信息。圖4 28 上位機環(huán)境下通過命令行執(zhí)行程序獲取網(wǎng)絡(luò)信息下位測控卡的IP地址在固化程序時已經(jīng)設(shè)為定值，上位測控系統(tǒng)將會通過其IP地址來辨別測控卡編號，根據(jù)實驗室IP段，各卡IP分配為如表47所示，暫時設(shè)定系統(tǒng)的聯(lián)網(wǎng)能力為15個現(xiàn)場測控端。表4 7 測控端編號與對應(yīng)IP地址測控端01 測控端02 測控端03 測控端04 測控端05 測控端06 測控端15 以太網(wǎng)協(xié)議芯片的額定速率是50Mbps，但是受下位測控端DSP速度的限制。 DSP對FPGA測控功能的控制圖4 29 DSP對FPGA測控功能的控制 FPGA上的各個功能模塊是靠DSP分發(fā)命令碼來啟動執(zhí)行的，不同功能塊的有不同功能命令碼定義。，DSP與FPGA片上功能塊之間的通信，DSP為主控端，對FPGA功能塊的任務(wù)初始設(shè)置采用順序通信的方式，而后在功能數(shù)據(jù)的交互階段采用兩種方案：①仍然按照順序方式輪詢各功能塊；②通過中斷方式查詢。DSP內(nèi)程序的通信流程如圖429所示。 本章小結(jié)本章主要講了基于FPGA和DSP的功能開發(fā)、程序設(shè)計?；鵉PGA設(shè)計了數(shù)據(jù)測量與控制系統(tǒng)中一些常用的功能模塊，如多種信號采集、信號測量功能塊，并實現(xiàn)了FPGA與DSP有序的可控通信。DSP作為測控卡的主控芯片，實現(xiàn)了與上位機的以太網(wǎng)通信和系統(tǒng)各模塊的協(xié)調(diào)、測控任務(wù)的分發(fā)與集合。第5章 上位機測控系統(tǒng)軟件的設(shè)計 測控系統(tǒng)軟件的功能架構(gòu)圖5 1上位機測控系統(tǒng)軟件功能劃分測控系統(tǒng)軟件的三大功能模塊如圖51所示，包括實時監(jiān)控模塊、數(shù)據(jù)后臺處理模塊、網(wǎng)絡(luò)通信模塊。三者既有緊密聯(lián)系的數(shù)據(jù)交互，又有相對獨立的功能執(zhí)行。網(wǎng)絡(luò)通信模塊是其它兩個模塊與系統(tǒng)下位各測控端點的聯(lián)系通道，執(zhí)行以太網(wǎng)通信功能，具體見圖21。實時監(jiān)控模塊是測控軟件的核心，對其它兩模塊有控制、調(diào)用與配置的權(quán)利，為操作者表達(dá)功能需求實現(xiàn)測控功能提供操作接口，可以在線對遠(yuǎn)程測控端進(jìn)行結(jié)構(gòu)化參數(shù)配置，對系統(tǒng)運行參數(shù)及運行狀態(tài)進(jìn)行實時顯示。數(shù)據(jù)后臺處理模塊根據(jù)監(jiān)控模塊的控制、通過文件型數(shù)據(jù)庫對測控數(shù)據(jù)進(jìn)行管理，典型功能如對實時測控數(shù)據(jù)進(jìn)行高速存儲、對歷史數(shù)據(jù)進(jìn)行快速檢索以供分析等[47]。 實時監(jiān)控模塊 模塊簡介實時監(jiān)控模塊實際上是上位機運行的測控系統(tǒng)軟件的唯一人機交互窗口，運行軟件后，會有如圖52所示的界面激活，界面包括菜單欄、狀態(tài)欄和工程活動區(qū)三大部分。系統(tǒng)所有的測控指令都可以從菜單欄找到；工程活動區(qū)為實際測控功能顯示界面；狀態(tài)欄指示當(dāng)前工程的一些功能進(jìn)度和網(wǎng)絡(luò)連接狀況。圖5 2 測控系統(tǒng)軟件初始界面 新建工程新打開的軟件不能執(zhí)行任何實際的測控功能，需要通過新建工程操作來確定工程類型，以此引導(dǎo)系統(tǒng)進(jìn)行一些必須的內(nèi)部初始化。圖5 3 新建對話框在菜單欄點擊執(zhí)行：文件新建工程，會彈出如圖53所示的新建對話框，需要在此設(shè)置一些必要信息和一些輔助識別的信息。必要信息包括“工程類型”、“工程名稱”和“工程路徑”，類型和路徑必須手動選擇，否則會彈出工程生成不成功提示框，名稱可以采用默認(rèn)值或者自己輸入；輔助識別信息包括此次測控任務(wù)的操作者、操作時間（默認(rèn)為當(dāng)前系統(tǒng)時間，可以手動輸入）和簡單的功能描述。以上新建信息以“”文件的形式放置在選定的工程文件夾下，意為project configuration。工程類型包括“信號測量”、“ 運動控制”、“文件處理”三種形式?！靶盘枩y量”只啟動系統(tǒng)的測量功能；“運動控制”則系統(tǒng)功能全面初始化、使能；“文件處理”則為非聯(lián)網(wǎng)工作方式，不連接現(xiàn)場測控卡，只進(jìn)行對以往數(shù)據(jù)的處理分析。對工程類型進(jìn)行分類的設(shè)計意圖是讓測控軟件通過不同的工程類型來判別完成工程任務(wù)所需要的系統(tǒng)資源，從而啟動下位測控卡的不同功能模塊，這樣不僅能減小測控卡功耗、增長使用壽命、減小電磁干擾還能減少一些冗余的詢查，增加測控實時性和精確性。 信號測量當(dāng)選擇新建工程類型為“信號測量”時，軟件界面的工程活動區(qū)會更新為如圖54所示，左側(cè)黑框為模擬示波器，可以對選定信號進(jìn)行適應(yīng)性顯示，該模擬示波器可以顯示四個通道的信號，通過右邊的設(shè)置欄可以分別對每個通道的信源進(jìn)行選擇。圖5 4 信號測量工程類型界面對模擬示波器四個信道的設(shè)置是通過單擊其對應(yīng)的“設(shè)置”鍵進(jìn)行的，單擊后會彈出如圖55所示信道設(shè)置對話框。通過“內(nèi)部生成”和“外部輸入”單選按鈕設(shè)置對應(yīng)通道的信源： 圖5 5信道設(shè)置對畫框（1）選擇“內(nèi)部生成”模式時，測控軟件將按“信道n”后面的文本框中的公式以時間“t”為自變量生成波形，現(xiàn)在已經(jīng)開發(fā)了三角波、正弦波、方波和鋸齒波的5K~1HZ的發(fā)生功能?！靶盘枩y量”工程類型下，圖55的“輸出”復(fù)選框是被禁止的。當(dāng)功能類型為“運動