【正文】 d=n3。 end process。 end nd。：library ieee。use 。use 。use 。entity seltime is port(disclk,conv:in std_logic。 m0,m1,f0,f1,s0,s1,r0,r1,y0,y1,n0,n1,n2,n3:in std_logic_vector(3 downto 0)。 dataout:out std_logic_vector(3 downto 0)。 wsel:out std_logic_vector(3 downto 0))。end seltime。architecture st of seltime issignal count:std_logic_vector(3 downto 0)。beginwsel=count。process(disclk,conv) beginif disclk39。event and disclk=39。139。 then if count=1010 then count=0000。 else count=count+1。 end if。 end if。if conv=39。139。 then case count is when1010=dataout=s1。 when1001=dataout=s0。 when0110=dataout=f1。 when0101=dataout=f0。 when0100=dataout=m1。 when0011=dataout=m0。 when others =dataout=0000。 end case。else case count is when1010=dataout=n3。 when1001=dataout=n2。 when1000=dataout=n1。 when0111=dataout=n0。 when0110=dataout=y1。 when0101=dataout=y0。 when0100=dataout=r1。 when0011=dataout=r0。 when others =dataout=0000。 end case。 end if。end process。end st。參考文獻(xiàn)[1] 劉君，常明，秦娟，基于硬件描述語(yǔ)言（VHDL）的數(shù)字時(shí)鐘設(shè)計(jì)，天津理工大學(xué)學(xué)報(bào)，2007，第23卷 第4期，4041[2] 廖日坤，CPLD/FPGA嵌入式應(yīng)用開(kāi)發(fā)技術(shù)白金手冊(cè)，中國(guó)電力出版社，2003，212218。[3] 王開(kāi)軍,姜宇柏，面向CPLD/FPGA的VHDL設(shè)計(jì),機(jī)械工業(yè)出版社,2006，2865。[4] 趙保經(jīng)，中國(guó)集成電路大全，國(guó)防工業(yè)出版社,1985。[5] 高吉祥，電子技術(shù)基礎(chǔ)實(shí)驗(yàn)與課程設(shè)計(jì)，電子工業(yè)出版社，2002。[6] 呂思忠，數(shù)子電路實(shí)驗(yàn)與課程設(shè)計(jì)，哈爾濱工業(yè)大學(xué)出版社，2001。[7] 謝自美，電子線路設(shè)計(jì)、實(shí)驗(yàn)、測(cè)試，華中理工大學(xué)出版社，2003。[8] 趙志杰，集成電路應(yīng)用識(shí)圖方法，機(jī)械工業(yè)出版社，2003，3540。[9] 張慶雙，電子元器件的選用與檢測(cè)，機(jī)械工業(yè)出版社，2003。[10] 譚會(huì)生，張昌凡，EDA技術(shù)及應(yīng)用，西安電子科技大學(xué)出版社,2002。[11] 李可，數(shù)字鐘電路及應(yīng)用[M]，北京:電子工業(yè)出版社，1996。[12]康華先，電子技術(shù)基礎(chǔ)(數(shù)字部分)第四版[M].北京:高等教育出版社, 2000. 213224。 [13] 集成電路手冊(cè)分編委會(huì)編，中外集成電路簡(jiǎn)明速查手冊(cè)，TTL、CMOS電路[M]，北京:電子工業(yè)出版社，1997。[14] 康華光，電子技術(shù)基礎(chǔ)，高等教育出版社，2002[15] 宋春榮，通用集成電路速查手冊(cè)，山東科學(xué)技術(shù)出版社，1995。[16] 閻石，數(shù)字電子技術(shù)基礎(chǔ)(第四版)[M]，北京:高等教育出版社，1998。[17] Kawasaki Hiroaki,Sakurada Hiroshi,Narushima Shinichi, etal Doublefaced vacuum fluorescent display [P].U S Patent:5463276，1995《數(shù)字鐘課程設(shè)計(jì)心得》一、設(shè)計(jì)目的 數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無(wú)機(jī)械裝置，具有更更長(zhǎng)的使用壽命，因此得到了廣泛的使用。 數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時(shí)序電路。 因此，我們此次設(shè)計(jì)與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，. 二、設(shè)計(jì)要求（1）設(shè)計(jì)指標(biāo) ①時(shí)間以12小時(shí)為一個(gè)周期； ②顯示時(shí)、分、秒； ③具有校時(shí)功能，可以分別對(duì)時(shí)及分進(jìn)行單獨(dú)校時(shí)，使其校正到標(biāo)準(zhǔn)時(shí)間； ④計(jì)時(shí)過(guò)程具有報(bào)時(shí)功能，當(dāng)時(shí)間到達(dá)整點(diǎn)前10秒進(jìn)行蜂鳴報(bào)時(shí)； ⑤為了保證計(jì)時(shí)的穩(wěn)定及準(zhǔn)確須由晶體振蕩器提供表針時(shí)間基準(zhǔn)信號(hào)。 （2）設(shè)計(jì)要求 ①畫(huà)出電路原理圖（或仿真電路圖）； ②元器件及參數(shù)選擇； ③電路仿真與調(diào)試；④PCB文件生成與打印輸出。 （3）制作要求自行裝配和調(diào)試，并能發(fā)現(xiàn)問(wèn)題和解決問(wèn)題。 （4）編寫(xiě)設(shè)計(jì)報(bào)告寫(xiě)出設(shè)計(jì)與制作的全過(guò)程，附上有關(guān)資料和圖紙，有心得體會(huì)。 三、原理框圖 1．?dāng)?shù)字鐘的構(gòu)成 數(shù)字鐘實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間（如北京時(shí)間）一致，故需要在電路上加一個(gè)校時(shí)電路，同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號(hào)必須做到準(zhǔn)確穩(wěn)定。通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘。 （a）數(shù)字鐘組成框圖 2．晶體振蕩器電路 晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Hz的方波信號(hào)，可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定。不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數(shù)字式晶體振蕩器電路通常有兩類(lèi)，一類(lèi)是用TTL門(mén)電路構(gòu)成；另一類(lèi)是通過(guò)CMOS非門(mén)構(gòu)成的電路，本次設(shè)計(jì)采用了后一種。如圖（b）所示，由CMOS非門(mén)U1與晶體、電容和電阻構(gòu)成晶體振蕩器電路，U2實(shí)現(xiàn)整形功能，將振蕩器輸出的近似于正弦波的波形轉(zhuǎn)換為較理想的方波。輸出反饋電阻R1為非門(mén)提供偏置，使電路工作于放大區(qū)域，即非門(mén)的功能近似于一個(gè)高增益的反相放大器。電容CC2與晶體構(gòu)成一個(gè)諧振型網(wǎng)絡(luò)，完成對(duì)振蕩頻率的控制功能，同時(shí)提供了一個(gè)180度相移，從而和非門(mén)構(gòu)成一個(gè)正反饋網(wǎng)絡(luò)，實(shí)現(xiàn)了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準(zhǔn)確性，從而保證了輸出頻率的穩(wěn)定和準(zhǔn)確。 一、設(shè)計(jì)目的 數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無(wú)機(jī)械裝置，具有更更長(zhǎng)的使用壽命，因此得到了廣泛的使用。 數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時(shí)序電路。 因此，我們此次設(shè)計(jì)與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，. 二、設(shè)計(jì)要求 （1）設(shè)計(jì)指標(biāo) ①時(shí)間以12小時(shí)為一個(gè)周期； ②顯示時(shí)、分、秒； ③具有校時(shí)功能，可以分別對(duì)時(shí)及分進(jìn)行單獨(dú)校時(shí)，使其校正到標(biāo)準(zhǔn)時(shí)間； ④計(jì)時(shí)過(guò)程具有報(bào)時(shí)功能，當(dāng)時(shí)間到達(dá)整點(diǎn)前10秒進(jìn)行蜂鳴報(bào)時(shí)； ⑤為了保證計(jì)。 （2）設(shè)計(jì)要求 ①畫(huà)出電路原理圖（或仿真電路圖）； ②元器件及參數(shù)選擇； ③電路仿真與調(diào)試； ④PCB文件生成與打印輸出。 （3）制作要求自行裝配和調(diào)試，并能發(fā)現(xiàn)問(wèn)題和解決問(wèn)題。 （4）編寫(xiě)設(shè)計(jì)報(bào)告寫(xiě)出設(shè)計(jì)與制作的全過(guò)程，附上有關(guān)資料和圖紙，有心得體會(huì)。 三、原理框圖 1．?dāng)?shù)字鐘的構(gòu)成 數(shù)字鐘實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間（如北京時(shí)間）一致，故需要在電路上加一個(gè)校時(shí)電路，同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號(hào)必須做到準(zhǔn)確穩(wěn)定。通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘。 （a）數(shù)字鐘組成框圖 2．晶體振蕩器電路 晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Hz的方波信號(hào)，可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定。不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路。一般輸出為方波的數(shù)字式晶體振蕩器電路通常有兩類(lèi)，一類(lèi)是用TTL門(mén)電路構(gòu)成；另一類(lèi)是通過(guò)CMOS非門(mén)構(gòu)成的電路，本次設(shè)計(jì)采用了后一種。如圖（b）所示，由CMOS非門(mén)U1與晶體、電容和電阻構(gòu)成晶體振蕩器電路，U2實(shí)現(xiàn)整形功能，將振蕩器輸出的近似于正弦波的波形轉(zhuǎn)換為較理想的方波。輸出反饋電阻R1為非門(mén)提供偏置，使電路工作于放大區(qū)域，即非門(mén)的功能近似于一個(gè)高增益的反相放大器。電容CC2與晶體構(gòu)成一個(gè)諧振型網(wǎng)絡(luò)，完成對(duì)振蕩頻率的控制功能，同時(shí)提供了一個(gè)180度相移，從而和非門(mén)構(gòu)成一個(gè)正反饋網(wǎng)絡(luò)，實(shí)現(xiàn)了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準(zhǔn)確性，從而保證了輸出頻率的穩(wěn)定和準(zhǔn)確。 （f）帶有消抖電路的校正電路 6．整點(diǎn)報(bào)時(shí)電路 電路應(yīng)在整點(diǎn)前10秒鐘內(nèi)開(kāi)始整點(diǎn)報(bào)時(shí)，即當(dāng)時(shí)間在59分50秒到59分59秒期間時(shí)，報(bào)時(shí)電路報(bào)時(shí)控制信號(hào)。 當(dāng)時(shí)間在59分50秒到59分59秒期間時(shí)，分十位、分個(gè)位和秒十位均保持不變，分別為9和5，因此可將分計(jì)數(shù)器十位的QC和QA、個(gè)位的QD和QA及秒計(jì)數(shù)器十位的QC和QA相與，從而產(chǎn)生報(bào)時(shí)控制信號(hào)。 報(bào)時(shí)電路可選74HC30來(lái)構(gòu)成。74HC30為8輸入與非門(mén)。 五、各功能塊電路圖 數(shù)字鐘從原理上講是一種典型的數(shù)字電路，可以由許多中小規(guī)模集成電路組成，所以可以分成許多獨(dú)立的電路。 （一）六進(jìn)制電路 由74HC390、7400、數(shù)碼管與4511組成，電路如圖一。 （二）十進(jìn)制電路 由74HC390、7400、數(shù)碼管與4511組成，電路如圖二。 （三）六十進(jìn)制電路 由兩個(gè)數(shù)碼管、兩451一個(gè)74HC390與一個(gè)7400芯片組成，電路如圖三。 （四）雙六十進(jìn)制電路 由2個(gè)六十進(jìn)制連接而成，把分個(gè)位的輸入信號(hào)與秒十位的Qc相連，使其產(chǎn)生進(jìn)位，電路圖如圖四。 （五）時(shí)間計(jì)數(shù)電路 由1個(gè)十二進(jìn)制電路、2個(gè)六十進(jìn)制電路組成，因上面已有一個(gè)雙六十電路，只要把它與十二進(jìn)制電路相連即可，詳細(xì)電路見(jiàn)圖五。 （六）校正電路 由74CH51D、74HC00D與電阻組成，校正電路有分校正和時(shí)校正兩部分，電路如圖六。 （七）晶體振蕩電路 由晶體與2個(gè)30pF電容、1個(gè)4060、一個(gè)10兆的電阻組成，芯片3腳輸出2Hz的方波信號(hào)，電路如圖七。 （八）整點(diǎn)報(bào)時(shí)電路 由74HC30D和蜂鳴器組成，當(dāng)時(shí)間在59:50到59:59時(shí)，蜂鳴報(bào)時(shí)，電路如圖八。 六、總接線元件布局簡(jiǎn)圖 整個(gè)數(shù)字鐘由時(shí)間計(jì)數(shù)電路、晶體振蕩電路、校正電路、整點(diǎn)報(bào)時(shí)電路組成。 其中以校正電路代替時(shí)間計(jì)數(shù)電路中的時(shí)、分、秒之間的進(jìn)位，當(dāng)校時(shí)電路處于正常輸入信號(hào)時(shí)，時(shí)間計(jì)數(shù)電路正常計(jì)時(shí)，但當(dāng)分校正時(shí)，其不會(huì)產(chǎn)生向時(shí)進(jìn)位，而分與時(shí)的校位是分開(kāi)的，而校正電路也是一個(gè)獨(dú)立的電路。 電路的信號(hào)輸入由晶振電路產(chǎn)生，并輸入各電路。 簡(jiǎn)圖如圖九。 七、芯片連接總圖 因仿真與實(shí)際元件上的差異，所以在原有的簡(jiǎn)圖的基礎(chǔ)上，又按實(shí)際布局畫(huà)了這張按實(shí)際芯片布局的接線圖，如圖十。 八、總結(jié) 1．實(shí)驗(yàn)過(guò)程中遇到的問(wèn)題及解決方法 ①面包板測(cè)試 測(cè)試面包板各觸點(diǎn)是否接通。 ②七把顯示器與CD4511相連，第一次接時(shí)，數(shù)碼管完全沒(méi)有顯示數(shù)字，檢查后發(fā)現(xiàn)是數(shù)碼管未接地而造成的，接地后發(fā)現(xiàn)還是無(wú)法正確顯示數(shù)字，用萬(wàn)用表檢測(cè)后，發(fā)現(xiàn)是因芯片引腳有些接觸不良而造成的，所以確認(rèn)芯片是否接觸良好是非常重要的一件事。 ③時(shí)間計(jì)數(shù)電路的連接與測(cè)試 六進(jìn)制、十進(jìn)制都沒(méi)有什么大的問(wèn)題，只是芯片引腳的老問(wèn)題，只要重新插過(guò)芯片就可以解決了。但在六十進(jìn)制時(shí)，按圖接線后發(fā)現(xiàn)，顯示器上的數(shù)字總是100進(jìn)制的，而不是六十進(jìn)制，檢測(cè)后發(fā)現(xiàn)無(wú)論是線路的連通還是芯片的接觸都沒(méi)有問(wèn)題。最后，在重對(duì)連線時(shí)發(fā)現(xiàn)是線路接錯(cuò)引腳造成的，改過(guò)之后，顯示就正常了。 ④校正電路 因上面程因引腳接錯(cuò)而造成錯(cuò)誤，所以校正電路是完全按照仿真圖所連的，在測(cè)試時(shí)，開(kāi)始進(jìn)行時(shí)校時(shí)時(shí)，沒(méi)有出現(xiàn)問(wèn)題，但當(dāng)進(jìn)行到分校時(shí)時(shí)，發(fā)現(xiàn)計(jì)數(shù)電路的秒電路開(kāi)始亂跳出錯(cuò)。因此，電路一定是有地方出錯(cuò)了，在反復(fù)對(duì)照后，發(fā)現(xiàn)是因?yàn)樵诮尤胄Ｕ娐窌r(shí)忘了把秒十位和分個(gè)位之間的連線拿掉而造成的，因此，在接線時(shí)一定要注意把不要的多余的線拿掉。 2．設(shè)計(jì)體會(huì) 通過(guò)這次對(duì)數(shù)字鐘的設(shè)計(jì)與制作，讓我了解了設(shè)計(jì)電路的程序，也讓我了解了關(guān)于數(shù)字鐘的原理與設(shè)計(jì)理念，要設(shè)計(jì)一個(gè)電路總要先用仿真仿真成功之后才實(shí)際接線的。但是最后的成品卻不一定與仿真時(shí)完全一樣，因?yàn)椋賹?shí)際接線中有著各種各樣的條件制約著。而且，在仿真中無(wú)法成功的電路接法，在實(shí)際中因?yàn)樾酒旧淼奶匦远軌虺晒?。所以，在設(shè)計(jì)時(shí)應(yīng)考慮兩者的差異，從中找出最適合的設(shè)計(jì)方法。 通過(guò)這次學(xué)習(xí)，讓我對(duì)各種電路都有了大概的了解，所以說(shuō)，坐而言不如立而行，對(duì)于這些電路還是應(yīng)該自己動(dòng)手實(shí)際操作才會(huì)有深刻理解。 3．對(duì)設(shè)計(jì)的建議 我希望老師在我們動(dòng)手制作之前應(yīng)先告訴我們一些關(guān)于所做電路的資料、原理，以及如何檢測(cè)電路的方法，還有關(guān)于檢測(cè)芯片的方法。這樣會(huì)有助于我們進(jìn)一步的進(jìn)入狀況，