淺談單片機(jī)cpldfgpa在廣播系統(tǒng)的運(yùn)用-資料下載頁
2025-06-17 18:10本頁面
【正文】 位后自動吸合腔體。（8）、控制8路伺服倒動：伺服倒動分粗調(diào)和細(xì)調(diào)，處于手動狀態(tài)時，F(xiàn)PGA根據(jù)手動光編碼器信息發(fā)出伺服倒動控制；不處于手動狀態(tài)時，8路伺服的倒動控制由單片機(jī)控制完成，粗調(diào)時，單片機(jī)讀取8路伺服位置，根據(jù)內(nèi)部存儲信息發(fā)出伺服升/將控制，并發(fā)出調(diào)諧數(shù)據(jù)，F(xiàn)PGA根據(jù)單片機(jī)所發(fā)數(shù)據(jù)進(jìn)行運(yùn)算，并將單片機(jī)所發(fā)數(shù)據(jù)完成數(shù)字電機(jī)和直流電機(jī)的控制。對于直流電機(jī)，當(dāng)單片機(jī)所發(fā)伺服到動數(shù)據(jù)為FF時，要求電機(jī)高速運(yùn)轉(zhuǎn)，此時所發(fā)信息為底電平，當(dāng)小于FF時，F(xiàn)PGA按照2KHz進(jìn)行PDM運(yùn)算，為保證電機(jī)能正常傳動，PDM脈沖最底脈寬為1/16，并將運(yùn)算的PDM信息發(fā)送到直流電機(jī)伺服放大器；數(shù)字電機(jī)，因數(shù)字電機(jī)在開始轉(zhuǎn)動時，不能直接將速度控制到最高，而是逐步將速度提高，F(xiàn)PGA在收到單片機(jī)控制數(shù)據(jù)后，由500Hz開始按照每秒1KHz的速度提升，當(dāng)單片機(jī)所發(fā)數(shù)據(jù)為FF時，最高速度為8KHz，若小于FF，則根據(jù)所發(fā)數(shù)據(jù)，轉(zhuǎn)換為500Hz8KHz之間的頻率對電機(jī)進(jìn)行倒動控制。（9）、面板顯示：自動調(diào)諧面板顯示由2片CPLD按照5位地址碼，8位數(shù)據(jù)碼進(jìn)行譯碼鎖存驅(qū)動顯示，顯示信息量為播音頻率、伺服位置、狀態(tài)信息。播音頻率的顯示，F(xiàn)PGA根據(jù)10M溫補(bǔ)晶震為基準(zhǔn)，按照100ms的速度對播音頻率進(jìn)行記數(shù)，并將記數(shù)的二進(jìn)制碼傳送到彈片機(jī)，單片機(jī)將將此信息進(jìn)行BCD碼轉(zhuǎn)換，并將轉(zhuǎn)換BCD碼按照指定地址位發(fā)送到顯示面板，同時此頻率信息還提供半自動操作時讀取調(diào)諧數(shù)據(jù)的基準(zhǔn)；伺服位置顯示，顯示面板上只設(shè)置1路伺服的顯示位置，單片機(jī)根據(jù)所選擇的伺服進(jìn)行BCD轉(zhuǎn)換，并將轉(zhuǎn)換的數(shù)據(jù)按照指定地址傳送到顯示面板；狀態(tài)顯示，彈片機(jī)根據(jù)讀取到FPGA內(nèi)部狀態(tài)信息進(jìn)行整合后按照指定地址和數(shù)據(jù)發(fā)送到顯示單元。FPGA控制邏輯：FPGA圍繞著粗調(diào)、前級細(xì)調(diào)、末級細(xì)調(diào)、電平轉(zhuǎn)換、開始播音為主線的邏輯思想設(shè)計(jì)伺服的調(diào)諧控制邏輯。包含和單片機(jī)1訪問的讀寫數(shù)據(jù)區(qū)，8路伺服倒動控制，以10M溫補(bǔ)晶振為基礎(chǔ)對播音頻率進(jìn)行計(jì)數(shù)，故障記錄及告警、面板顯示等，因內(nèi)部邏輯較多，無法一一描述，在此以調(diào)諧系統(tǒng)的5個狀態(tài)為基礎(chǔ)來簡單解說，如下圖所示。（1）、粗調(diào)：當(dāng)按下粗調(diào)按鈕或自動狀態(tài)時單片機(jī)發(fā)送粗調(diào)指令時，F(xiàn)PGA將系統(tǒng)設(shè)置在粗調(diào)狀態(tài)；系統(tǒng)發(fā)出粗調(diào)狀態(tài)信息，封鎖整機(jī)衰減器、寬放、PSM，并根據(jù)單片機(jī)內(nèi)存儲數(shù)據(jù)完成8路伺服的粗調(diào)倒動。（2）、前級細(xì)調(diào)：當(dāng)粗調(diào)完成后，高壓合、腔體接點(diǎn)吸合，按下前級細(xì)調(diào)按鈕或自動時單片機(jī)發(fā)送細(xì)調(diào)指令時，系統(tǒng)將進(jìn)入細(xì)調(diào)狀態(tài)；處于細(xì)調(diào)狀態(tài)時，將解除衰減器、寬放、PSM的封鎖，并發(fā)出粗調(diào)完成信息，發(fā)射機(jī)處于調(diào)諧功率狀態(tài)，系統(tǒng)根據(jù)前級鑒向器信息以及內(nèi)部存儲的前級細(xì)調(diào)修正信息，進(jìn)行前級細(xì)調(diào)。因鑒向器線性不好，對不同頻率的取樣信號不一致，在進(jìn)行細(xì)調(diào)控制時，系統(tǒng)根據(jù)內(nèi)部存儲數(shù)據(jù)對鑒向器信息進(jìn)行修正控制，其修正方法是鑒向器中的其中一路信號進(jìn)行AD轉(zhuǎn)換后乘修正系數(shù)和另一路AD轉(zhuǎn)換后的信號進(jìn)行比較，完成細(xì)調(diào)控制。因系統(tǒng)內(nèi)部采用全數(shù)字運(yùn)算，其2路信號的誤差范圍為255倍。（3）、末級細(xì)調(diào)：當(dāng)前級細(xì)調(diào)完成后，按下末級細(xì)調(diào)按鈕或自動時系統(tǒng)自動進(jìn)入末級細(xì)調(diào)狀態(tài)，當(dāng)處于末級細(xì)調(diào)狀態(tài)時，系統(tǒng)根據(jù)末級鑒向器信息和末級鑒阻器信息以及內(nèi)部存儲的修正信息對3路及5路進(jìn)行調(diào)諧，其修正方法和前級鑒向器一樣，在進(jìn)行末級細(xì)調(diào)時，3路調(diào)諧完成后對5路進(jìn)行調(diào)載，若在對5路調(diào)載過程中3路出現(xiàn)失諧則停止5路調(diào)載，重新對3路進(jìn)行調(diào)諧，如此反復(fù)進(jìn)行，直到3路和5路都完成調(diào)諧后發(fā)出末級細(xì)調(diào)完成信息，進(jìn)入電平轉(zhuǎn)換狀態(tài)。（4）、電平轉(zhuǎn)換：電平轉(zhuǎn)換狀態(tài)也就是系統(tǒng)功率設(shè)置狀態(tài)，當(dāng)系統(tǒng)處于電平轉(zhuǎn)換時，將發(fā)出調(diào)諧完成信息，系統(tǒng)發(fā)出合高簾2檔，當(dāng)高簾2檔合上后，輸出功率由調(diào)諧功率控制到底功率，1秒延遲后進(jìn)入高功率狀態(tài)，并根據(jù)功率要求控制輸出功率的大小，當(dāng)功率設(shè)置完成后，監(jiān)測到率減器調(diào)整完成信息后進(jìn)入開始播音。當(dāng)系統(tǒng)進(jìn)入開始播音后解除封鎖音頻信息。六、總結(jié)當(dāng)前的單片機(jī)已不在是簡單的微型計(jì)算機(jī)，根據(jù)當(dāng)前工業(yè)控制領(lǐng)域的需求，除嵌入RAM、ROM存儲器和I／O接口外，還有A／D、PWM、U ART、Timer／Counter、DMA、Watchdog、Serial Port、Sensor、driver、還有顯示驅(qū)動、鍵盤控制、函數(shù)發(fā)生器、比較器等，構(gòu)成一個完整的功能強(qiáng)的計(jì)算機(jī)應(yīng)用系統(tǒng)；利用單片機(jī)的這些外圍模塊功能，徹底代替大量單一功能的芯片，比如A/D轉(zhuǎn)換等，提高系統(tǒng)集成度和穩(wěn)定性。同時利用單片機(jī)強(qiáng)大的數(shù)據(jù)運(yùn)算及存儲能力，可大大提高系統(tǒng)的執(zhí)行效率?？删幊藺SIC器件FPGA/CPLD是利用VHDL硬件描述語言將各種邏輯門電路通過軟件編程的方法來實(shí)現(xiàn)，徹底改變老的邏輯設(shè)計(jì)思路，若內(nèi)部邏輯設(shè)計(jì)考慮不周的地方，可重新編寫程序下傳到FPGA/CPLD內(nèi)，大大提高系統(tǒng)開發(fā)速度，減小開發(fā)成本；同時將大量邏輯門電路集中在一個芯片內(nèi)完成，進(jìn)一步提高系統(tǒng)的穩(wěn)定性。總之，選擇合適的單片機(jī)、FPGA/CPLD來完成發(fā)射機(jī)控制系統(tǒng)的設(shè)計(jì)，能大大提高系統(tǒng)的集成度、穩(wěn)定性及抗干擾能里，縮短系統(tǒng)的開發(fā)周區(qū)，降低系統(tǒng)維護(hù)
語文相關(guān)推薦
鄂ICP備17016276號-1