淺談單片機cpldfgpa在廣播系統(tǒng)的運用(存儲版)
【正文】 在串口有活動時，將啟用串行接收中斷。 端口定義FPGA/CPLD具有大量的可用I/O，用戶根據(jù)硬件需求，在電路板上將可用I/O設(shè)計到相應(yīng)的輸入輸出引腳上，然后針對使用的I/O進行定義,通過用戶定義的管腳利用VHDL硬件編程語言實現(xiàn)相應(yīng)的輸入/輸入及內(nèi)部各種邏輯功能，定義管腳分2個文件，在VHD文件里定義管腳名字及輸入/輸出方向。 。NET p20 LOC = p12。End if。End if。系統(tǒng)框圖如下圖所示：CPLD訪問設(shè)置CPLD主要用來進行I/O擴展，通過單片機1的PPP3口完成對CPLD的控制，完成對FPGA、單片機A/D轉(zhuǎn)換以及面板顯示信息的讀寫控制。（6）、粗調(diào)判斷：若有粗調(diào)信息時，F(xiàn)PGA自動鎖存粗調(diào)信息供單片機讀取，當單片機讀取完此信息后服位粗調(diào)信息，單片機讀取到粗調(diào)信息后，根據(jù)當前信道號或頻率讀取調(diào)諧數(shù)據(jù)存儲到指定的單片機RAM區(qū)，延遲半秒后釋放腔體并根據(jù)內(nèi)部存儲數(shù)據(jù)發(fā)出輔助接點的控制。（1）、粗調(diào)：當按下粗調(diào)按鈕或自動狀態(tài)時單片機發(fā)送粗調(diào)指令時，F(xiàn)PGA將系統(tǒng)設(shè)置在粗調(diào)狀態(tài)；系統(tǒng)發(fā)出粗調(diào)狀態(tài)信息，封鎖整機衰減器、寬放、PSM，并根據(jù)單片機內(nèi)存儲數(shù)據(jù)完成8路伺服的粗調(diào)倒動。同時利用單片機強大的數(shù)據(jù)運算及存儲能力，可大大提高系統(tǒng)的執(zhí)行效率。當系統(tǒng)進入開始播音后解除封鎖音頻信息。FPGA控制邏輯：FPGA圍繞著粗調(diào)、前級細調(diào)、末級細調(diào)、電平轉(zhuǎn)換、開始播音為主線的邏輯思想設(shè)計伺服的調(diào)諧控制邏輯。（4）、FPGA內(nèi)狀態(tài)信息：本系統(tǒng)采用FPGA完成所有的調(diào)諧邏輯控制，內(nèi)部存儲著所有輸入/輸出狀態(tài)信息、頻率記數(shù)信息、調(diào)諧信息等，單片機通過CPLD讀取FPGA內(nèi)的這些數(shù)據(jù)，用于控制和狀態(tài)傳輸。需大量編程模塊，本系統(tǒng)中采用Spartan3E系列FPGAXC3S500EPQ208，其邏輯宏單元為10476，因可用I/O只有158個，無法滿足需要，所以采用XC95288XL系列的CPLDXC95288XLPQ208來完成I/O擴展。利用FPGA/CPLD實現(xiàn)邏輯控制：比如有3個輸入信號，分別是A、B、C，一個輸出信號Z，要求A信號為底電平，B信號為高電平，C信號由高電平變?yōu)榈纂娖綍r，Z輸出底電平，否則Z輸出高電平；其VHDL描述程序如下：If c’enent and c=’0’ thenZ=a or not b。以上電路采用VHDL描述如下：Y信號計數(shù)/清零控制：If clk’event and clk=’1’ then If x=’0’ then Y=”000”。 。 。使用時可根據(jù)系統(tǒng)需求選擇合適的FPGA/CPLD，目前世界上有十幾家生產(chǎn)CPLD/FPGA的廠商，最大的三家是ALTERA、XILINX、LATTICE。等待發(fā)送完成 jnc T3 0x8,amp。Send_Buf 。IFG1 0xC0,amp。U0BR0 。U0CTL 。通過設(shè)置N來確定通信波特率。ADC12CTL0 。使能中斷 bis ADC12SC,amp。ADC12MCTL4 。ADC12MCTL0 。（1）、A/D轉(zhuǎn)換：此單片機擁有8路12位A/D轉(zhuǎn)換，及A0A7，共用一個轉(zhuǎn)換內(nèi)核ADC12，模擬多路器分時地將多個模擬信號接通，即每次進行一個信號的采樣轉(zhuǎn)換，并將通過對應(yīng)的控制寄存器ADC12MCTL轉(zhuǎn)換結(jié)果保存在存儲器ADC12MEM中；轉(zhuǎn)換時擁有4種ADC12轉(zhuǎn)換模式，單通道單次轉(zhuǎn)換；系列通道單次轉(zhuǎn)換；單通道多次轉(zhuǎn)換；系列通道多次轉(zhuǎn)換；本文以系列通道單次轉(zhuǎn)換為例說明A0A5進行模數(shù)轉(zhuǎn)換。（4）、是ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風險最小的器件。如何在現(xiàn)有設(shè)備的基礎(chǔ)上完成系統(tǒng)數(shù)字化、自動化和網(wǎng)絡(luò)化改造，提高設(shè)備的利用率和使用壽命，是我們面臨的課題。它是把中央處理器（CPU）、隨機存取存儲器（RAM）、只讀存儲器（ROM）、輸入/輸出端口（I/0）等主要計算機功能部件都集成在一塊集成電路芯片上的微型計算機。（2）、CPLD比FPGA使用起來更方便。A0A5模數(shù)轉(zhuǎn)換功能開，mov ADC12ON+REFON+REF2_5V+SHT0_6,amp。使用 A1, Vref+ INCH_2+SREF_1,amp。使用 A5, Vref+，最后系列 bis 3FH,amp。低功耗等待轉(zhuǎn)換完成ORG 0FFEEh 。使能中斷利用USART0實現(xiàn)異步通信基本所有單片機都能通過USART硬件直接實現(xiàn)UART異步通信和SPI同步通
語文相關(guān)推薦
鄂ICP備17016276號-1