【導(dǎo)讀】VHDL是甚高速集成電路硬件描述語言。目前，VHDL已成為許多設(shè)計(jì)自動(dòng)化工具。普遍采用的標(biāo)準(zhǔn)化硬件描述語言。VHDL語言功能性強(qiáng)，覆蓋面廣，靈活性高，具有很。本文設(shè)計(jì)一個(gè)基于VHDL的乒乓游戲機(jī)，乒乓游戲機(jī)由狀態(tài)機(jī)、記分器、譯碼顯示器與按鍵去抖等部分所組成。通過對各部分編寫VHDL程序，然后進(jìn)行編譯、仿真、邏輯綜合、邏輯適配，最后進(jìn)行編程下載，并且通過GW48型EDA實(shí)驗(yàn)箱的驗(yàn)證，實(shí)現(xiàn)乒乓游戲機(jī)的基本功能。

　　

【正文】 544434241403938373635343332313029282726252423222112131415161718192011 109 8 7 6 5 4 3 2 184 83 82 81 80 79 78 77 76 75 圖 9 目標(biāo)芯片頂面圖 22 系統(tǒng)的編譯 、 綜合、適配 頂層文件元件連接 ，如圖 10 所示，模塊 STATEMACHINE1 是狀態(tài)機(jī) /球臺控制 ，當(dāng)復(fù)位鍵為低電平時(shí)，若 A 方 (STARTA)或 B 方 (STARTB)開始發(fā)球，模塊 LIGHT 的發(fā)光二極管 L0、 L L L L4 在下降沿來臨時(shí) 正向或反向依次點(diǎn)亮 ，當(dāng)有方得分時(shí)，將啟動(dòng)加分信號 INCREASEA、 INCREASEB，同時(shí)啟動(dòng)記分器模塊COUNTER1，加分情況將通過四個(gè)數(shù)碼管來顯示，并將其反饋回狀態(tài)機(jī)模塊，當(dāng)有一方先達(dá)到 21 時(shí)，其對應(yīng)的勝分標(biāo)志發(fā)光二極管將被點(diǎn)亮 。 在按鍵與 CPLD 相連的引腳需要設(shè)置下拉電阻（ 300～ 1000Ω即可）以便在沒有按鍵按下時(shí)將輸入也穩(wěn)定在低電平，否則系統(tǒng)會不穩(wěn)定。 (1)設(shè)置頂層文件：在編譯系統(tǒng)文件 之前，需要設(shè)置該文件為頂層文件 Project(工程文件 )。選擇菜單“ File”→ “ Project”→ “ Set Project to Current File” ，當(dāng)前的工程，即被設(shè)為 PINGPANG。 首先通過選擇 “ MAX+PIUS II” → “ Compiler”菜單， 進(jìn)入編輯窗。 （ 2）選擇目標(biāo)器件及鎖定引腳：先選擇用編程的目標(biāo)芯片。選擇菜單“ Assign”→“ Device… ”在彈出的對話框中的“ Device Family”下拉欄中選擇“ FLEX10” ，然后在“ Devices”列表框中選擇芯片型號“ EPF10K10PLCC84”，按 “ OK” 。 選擇菜單“ Assign” → “ Pin/Location/Chip… ” 彈出一個(gè)對話框來設(shè)置引腳。在“ Pin”右邊的下拉欄中選擇芯片引腳號，然后按下“ Add”按鈕，就會在下面的子窗口出現(xiàn)引腳設(shè)定說明語句，當(dāng)前的一個(gè)引腳設(shè)置就加到了列表中。如果是總線形式的引腳名，也應(yīng)分別寫出總線中的每一個(gè)信號 引腳設(shè)定 ， 頂層文件引腳鎖定文件 為 ， 如表 3 所示。 23 圖 10 乒乓游戲機(jī)頂層文件連接圖 24 系統(tǒng)的有關(guān)仿真 （ 1）建立仿真波形文件：選擇菜單“ File”→ “ New”對話框 中選擇“ Waveform Editor file”，按“ OK”后將出現(xiàn)波形編輯器子窗口。選擇菜單“ Node”→“ Enter Nodes from SNF”，出現(xiàn)選擇結(jié)點(diǎn)對話框。按右上側(cè)的“ List”按鈕，左邊的列表框?qū)⒘⒓戳谐鏊锌梢赃x擇的信號結(jié)點(diǎn)，然后按中間的“ =”按鈕，將左邊列表框的結(jié)點(diǎn)全部選中到右邊的列表框。按“ OK”按鈕，選中的信號將出現(xiàn)在波形編輯器中 [12]。其中有全部的輸入信號 CLK、RESET、 STARTA、 HITA、 STARTB、 HITB，輸出信號 L0、 L L L L AL0 、AL AL AL AH0、 AH AH AH BL0、 BL BL BL BH0、 BH BHBH AWIN、 BWIN。 最后通過菜單“ File”→ “ Save”在彈出的窗口中將波形文件存在同一個(gè)目錄下，文件取名為 。 （ 2）設(shè)置輸入信號波形：波形觀察左排按鈕是用于設(shè)置輸入信號的，使用時(shí)只要先用鼠標(biāo)在輸入波形上拖一個(gè)需要改變的黑色區(qū)域，然后單擊左排相應(yīng)按鈕即可。其中“ 0” 、 “ 1” 、 “ X” 、 “ Z” 、 “ INV” 、 “ G”分別表示低電平 、 高電平 、 任意 、 高電阻 、 反相和總線數(shù)據(jù)設(shè) 置 。 時(shí)鐘信號用鼠標(biāo)點(diǎn)時(shí)鐘信號的“ VALUE”區(qū)域，可以將時(shí)鐘信號選中 。 這時(shí)時(shí)鐘信號的波形區(qū)域全都變成黑色，按集成環(huán)境左邊上的時(shí)鐘按鈕，將出現(xiàn)時(shí)鐘信號設(shè)置對話框，按下“ OK”，即可設(shè)置時(shí)鐘信號 。 按集成環(huán)境右邊的“縮小”按鈕，可以隨小波形顯示，以便在仿真時(shí)能夠?yàn)g覽波形全貌。根據(jù)需要將各輸入信號進(jìn)行設(shè)置，并保存 。 （ 3）運(yùn)行仿真器進(jìn)行仿真：選擇菜單“ MAX+PIUSⅡ ”→“ Simulator”， 按下“ Simulator”，出現(xiàn)仿真參數(shù)設(shè)置與仿真啟動(dòng)窗。這時(shí)按一下該窗口中的“ Start”按鈕，即進(jìn)行仿真運(yùn)算，當(dāng)仿真結(jié)果顯示“ 0 errors， 0 warnings”，表示仿真運(yùn)算結(jié)束。仿真結(jié)果可以確認(rèn)設(shè)計(jì)正確。本系統(tǒng)含有時(shí)鐘信號，希望在不改變輸入時(shí)鐘信號周期的條件下，延長運(yùn)算時(shí)間，所以進(jìn)行下面設(shè)置：在波形編輯窗口打開的情況下，選擇“ File”→“ END Time”，在彈出的窗口中設(shè)置仿真結(jié)束時(shí)間，按“ OK”按鈕，選擇菜單“ MAX+PLUSⅡ ”→“ Simulator”，在“ Simulator”子窗口“ END Time”處設(shè)置同一時(shí)間長度。然后啟動(dòng)仿真操作，結(jié)束后可觀察仿真波形。如果在開 始沒有打開波形觀察窗，可選擇“ File”→“ Open”，然后在彈出一名為“ Open”的窗口中選擇“ Waveform Editor file”，并在“ Files”窗口彈出的波形文件名 上雙擊，即可進(jìn)入波形觀察窗，如圖 11 所示。 25 表 3 的設(shè)計(jì)過程 設(shè)計(jì)實(shí)體 I/O標(biāo)記 設(shè)計(jì)實(shí)體 I/O 來源 /去向 插座序號 芯片可用資源序號 序號 RESET 鍵 1 PIO0 I/O0 5 STARTA 鍵 4 PIO3 I/O3 8 HITA 鍵 5 PIO4 I/O4 9 STARTB 鍵 7 PI06 I/O6 11 HITB 鍵 8 PIO7 I/O7 16 AL0 數(shù)碼管 1 PIO16 I/O16 27 AL1 數(shù)碼管 1 PIO17 I/O17 28 AL2 數(shù)碼管 1 PIO18 I/O18 29 AL3 數(shù)碼管 1 PIO19 I/O19 30 AH0 數(shù)碼管 2 PIO20 I/O20 35 AH1 數(shù)碼管 2 PIO21 I/O21 36 AH2 數(shù)碼管 2 PIO22 I/O22 37 AH3 數(shù)碼管 2 PIO23 I/O23 38 BL0 數(shù)碼管 3 PIO24 I/O24 39 BL1 數(shù)碼管 3 PIO25 I/O25 47 BL2 數(shù)碼管 3 PIO26 I/O26 48 BL3 數(shù)碼管 3 PIO27 I/O27 49 BH0 數(shù)碼管 4 PIO28 I/O28 50 BH1 數(shù)碼管 4 PIO29 I/O29 51 BH2 數(shù)碼管 4 PIO30 I/O30 52 BH3 數(shù)碼管 4 PIO31 I/O31 53 L0 D1 PIO8 I/O8 17 L1 D2 PIO9 I/O9 18 L2 D3 PIO10 I/O10 19 L3 D4 PIO11 I/O11 21 L4 D5 PIO12 I/O12 22 AWIN BWIN D7 D8 PIO14 I/O14 24 PIO15 I/O15 25 26 續(xù)表 3 設(shè)計(jì)實(shí)體 I/O標(biāo)記 設(shè)計(jì)實(shí)體 I/O 來源 /去向 插座序號 芯片可用資源序號 序號 CLK — CLOCK0 IN1 2 圖 11 仿真波形圖 系 統(tǒng)的編程 配置 編程器型號的選擇方法是啟動(dòng)“ Programmer”，選菜單“ Option”→“ Hardware Setup”，在“ Hardware Type”下拉 窗中選“ ByteBlaster(MV)”，按“ OK”即可 。 用鼠標(biāo)雙擊編譯器子窗口的下載圖標(biāo)，可調(diào)出編程器（ Programmer）窗口 。 在將設(shè)計(jì)文件編程配置（對此 FPGA 下載稱為配置）進(jìn)硬件芯片前，需連接好硬件測試系統(tǒng) 。 將實(shí)驗(yàn)板接好，接好電源，一切準(zhǔn)備就緒后，方可按下編程器窗口中的“ Configure”按鈕?？蓪⑺O(shè)計(jì)的內(nèi)容下載到芯片中 。 下載成功后將在一彈出的窗口中顯示“ Configuration Complete” 。 接下來就可以在實(shí)驗(yàn)系統(tǒng)上進(jìn)行實(shí)驗(yàn)驗(yàn)證：按“模式選擇鍵”，使“模式指示”顯示“ 3”，該 27 模式電路 結(jié)構(gòu)圖如圖 12 所示 [8]，然后按動(dòng)“鍵 1” 、 “鍵 4” 、 “鍵 5” 、 “鍵 7” 、 “鍵 8”輸入相應(yīng)信號，如果結(jié)果和仿真結(jié)果不一樣，就要根據(jù)流程圖進(jìn)行檢查并修改，直至驗(yàn)證結(jié)果與仿真一致。 實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)D9D16 D15 D14 D13 D12 D11 D10D8 D7 D6 D5 D4 D3 D2 D1PIO8PIO9PIO10PIO11PIO12PIO13PIO14PIO15SPEAKER實(shí)實(shí)實(shí)12345678實(shí)實(shí)實(shí)實(shí)FPGA/CPLDPIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7實(shí)1實(shí)2實(shí)3實(shí)4實(shí)5實(shí)6實(shí)7實(shí)8PIO15PIO8PIO47PIO44PIO43PIO40PIO39PIO36PIO35PIO32PIO31PIO28PIO27PIO24PIO23PIO20PIO19PIO16 圖 12 實(shí)驗(yàn)電路結(jié)構(gòu) 28 5 結(jié)論 本 文進(jìn)行乒乓游戲機(jī)軟件 設(shè)計(jì) ，并用 GW48 實(shí)驗(yàn)箱 進(jìn)行 驗(yàn)證 ， 目標(biāo) 芯片是 FLEX EPF10K10PLCC84， 本設(shè)計(jì)由狀態(tài)機(jī) /球臺控制器、記分器、譯碼顯示器 、 按鍵去抖 等模塊 組成 。 通過實(shí)驗(yàn)箱 GW48 模擬乒乓機(jī)，用發(fā)光二極管代表乒乓球臺，最中間的發(fā)光二極管作球網(wǎng)，用點(diǎn)亮的發(fā)光二極管按一定方向 移動(dòng)來表示球的運(yùn)動(dòng)，用按鈕設(shè)置發(fā)球和接球開關(guān)。最終實(shí)現(xiàn)乒乓機(jī)能模擬乒乓球比賽的基本過程和規(guī)則，并能自動(dòng)裁判和記分。實(shí)驗(yàn)箱有 8 個(gè)二極管， 本設(shè)計(jì)只用了 5 個(gè)發(fā)光當(dāng)乒乓球臺，還有 2 個(gè)當(dāng)勝出信號。本設(shè)計(jì)可以再改進(jìn)一下，把指示勝利 2 個(gè)發(fā)光二極管用數(shù)碼管來代替，增加兩個(gè)發(fā)光二極管當(dāng)乒乓球臺，這樣球臺就更大，雙方會有更加充足的時(shí)間準(zhǔn)備接球，這樣不僅可以完成之前的功能，而且可以顯示比賽的局?jǐn)?shù)。 29 參考文獻(xiàn) [1] 邊計(jì)年 .用 VHDL 設(shè)計(jì)電子線路 [M].北京：清華出版社 ， 2020： 2. [2] 黃任 .VHDL 入門?解惑?經(jīng)典 實(shí)例?經(jīng)驗(yàn)總結(jié) [M].北京：北京航天大學(xué)出版社， 2020:35， 115. [3] 尹常永 .EDA 技術(shù) /電子設(shè)計(jì)實(shí)驗(yàn)講義 [M].西安：西安電子科技大學(xué)出版社， 2020： 3. [4] 楊剛 .現(xiàn)代電子技術(shù) — VHDL 與數(shù)字系統(tǒng)設(shè)計(jì) [M].北京：電子工業(yè)出版社， 2020： 6. [5] 甘歷 .VHDL 應(yīng)用與開發(fā)實(shí)驗(yàn) [M].北京：科學(xué)出版社， 2020： 4. [6] 侯伯亨 .VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì) [M].西安： 西安電子科技大學(xué)出版社， 1999： 27. [7] 潭會生， 張昌凡 .EDA技術(shù)及應(yīng)用 [M].西安 ：西安電子科技大學(xué)出版社， 2020： 81， 233， 256. [8] 王振紅 .VHDL數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程 [M].北京：機(jī)械工業(yè)出版社， 2020： 35， 37. [9] 李宜達(dá) .數(shù)字邏輯電路設(shè)計(jì)與實(shí)現(xiàn) [M].北京：科學(xué)出版社， 2020： 144. [10] 王振紅 ，張常年 .綜合電子設(shè)計(jì)與實(shí)踐 [M].北京：清華大學(xué)出版社， 2020： 122. [11] 杭州康芯電子有限公司 .EDA技術(shù)實(shí)用教程 [M].北京：科學(xué)出版社， 2020： 17. [12] 朱正偉 .EDA技術(shù)及應(yīng)用 [M].北京：清華大學(xué)出版社， 2020： 2125. 30 致謝