【正文】 ，然后再?gòu)亩?jí)緩存中查找，如果還是沒有就從三級(jí)緩存或內(nèi)存中查找。 ? 2）讀取命中率 ? 從理論上講，在一顆擁有 2級(jí) Cache的 CPU中，讀取 L1 Cache的命中率為 80%。在一些擁有 L3 Cache的 CPU中，只有約 5%的數(shù)據(jù)需要從內(nèi)存中調(diào)用，這進(jìn)一步提高了 CPU的效率。 2．高速緩存分級(jí)結(jié)構(gòu) ? CPU緩存可以分為一級(jí)緩存、二級(jí)緩存，部分高端 CPU還具有三級(jí)緩存。 ? 1）一級(jí)緩存（ Level 1 Cache），簡(jiǎn)稱 L1 Cache，位于 CPU內(nèi)核的旁邊。一般來(lái)說(shuō)，一級(jí)緩存可以分為一級(jí)數(shù)據(jù)緩存（ Data Cache， DCache）和一級(jí)指令緩存（ Instruction Cache， ICache）。二者分別用來(lái)存放數(shù)據(jù)以及對(duì)執(zhí)行這些數(shù)據(jù)的指令進(jìn)行即時(shí)解碼，而且兩者可以同時(shí)被 CPU訪問(wèn)，減少了爭(zhēng)用 Cache所造成的沖突，提高了處理器效能。 ? 2）二級(jí)緩存，從 PⅢ 開始，隨著 CPU制造工藝的發(fā)展，二級(jí)緩存也可集成在 CPU內(nèi)核中。L2 Cache只存儲(chǔ)數(shù)據(jù)，它不分?jǐn)?shù)據(jù) Cache和指令 Cache。在 CPU核心不變化的情況下，增加 L2 Cache的容量能使性能提升。 ? CPU產(chǎn)品中，一級(jí)緩存的容量基本在 4KB到 64KB之間，二級(jí)緩存的容量則分為 128KB、256KB、 512KB、 1MB、 2MB等。一級(jí)緩存容量各產(chǎn)品之間相差不大，而二級(jí)緩存容量則是提高 CPU性能的關(guān)鍵。二級(jí)緩存容量的提升是由 CPU制造工藝所決定的。 2．高速緩存分級(jí)結(jié)構(gòu) ? 3）三級(jí)緩存 ? 三級(jí)緩存是為讀取二級(jí)緩存后未命中的數(shù)據(jù)設(shè)計(jì)的 — 種緩存，在擁有三級(jí)緩存的 CPU中，只有約 5%的數(shù)據(jù)需要從內(nèi)存中調(diào)用，這進(jìn)一步提高了 CPU的效率。 ? 最早的 L3緩存被應(yīng)用在 AMD發(fā)布的 K6III處理器上，當(dāng)時(shí)的 L3緩存受限于制造工藝，并沒有被集成進(jìn)芯片內(nèi)部，而是集成在主板上；后來(lái)使用 L3緩存的是 Intel公司為服務(wù)器市場(chǎng)所推出的 Itanium（ Itanium 安騰 ）處理器、 P4EE（ Extreme Edition）和至強(qiáng) MP等。 ? 高速緩存作為 CPU不可分割的一部分，已經(jīng)融入到性能提升的考慮因素當(dāng)中，隨著生產(chǎn)技術(shù)的進(jìn)一步發(fā)展，緩存的級(jí)數(shù)還將增加，容量也會(huì)進(jìn)一步提高。 本章小結(jié) ? 本章重點(diǎn)介紹了半導(dǎo)體存儲(chǔ)器。它由存儲(chǔ)體、地址選擇電路和讀寫電路與控制電路 3部分組成。 ? 存儲(chǔ)體是存儲(chǔ) 1或 0信息的電路實(shí)體，它由許多個(gè)存儲(chǔ)單元組成，對(duì)每個(gè)存儲(chǔ)單元要賦與一個(gè)地址單元號(hào)。而每個(gè)存儲(chǔ)單元由若干相同的位組成，每個(gè)位需要一個(gè)存儲(chǔ)元件。存儲(chǔ)器的地址用一組二進(jìn)制數(shù)表示，其地址線的位數(shù) n與存儲(chǔ)單元的數(shù)量 N之間的關(guān)系為 2n＝ N。 ? 地址選擇電路包括地址碼緩沖器，地址譯碼器等。地址譯碼方式有兩種：?jiǎn)巫g碼方式（或稱字結(jié)構(gòu)）和雙譯碼方式（或稱重合譯碼）。 ? 讀／寫電路包括讀／寫放大器、數(shù)據(jù)緩沖器（三態(tài)雙向緩沖器）等。它是數(shù)據(jù)信息輸入和輸出的通道。外界對(duì)存儲(chǔ)器的控制信號(hào)有讀信號(hào)、寫信號(hào)和片選信號(hào)等，通過(guò)控制電路以控制存儲(chǔ)器的讀或?qū)懖僮饕约捌x。 ? SRAM由 6個(gè) MOS管組成的 RS觸發(fā)器組成。每一個(gè)觸發(fā)器就構(gòu)成存儲(chǔ)體的一位。 ? SRAM的存儲(chǔ)體由存儲(chǔ)矩陣構(gòu)成。在存儲(chǔ)矩陣中，只有行、列均被選中的某個(gè)單元存儲(chǔ)電路（即 1位），在其 X向選通門與 Y向選通門同時(shí)被打開時(shí)，才能進(jìn)行讀出信息和寫入信息的操作。 ? 通常，一個(gè) RAM芯片的存儲(chǔ)容量是有限的，需要用若干片才能構(gòu)成一個(gè)實(shí)用的存儲(chǔ)器。這樣，地址不同的存儲(chǔ)單元，可能處于不同的芯片中，因此，在選中地址時(shí)，應(yīng)先選擇其所屬的芯片。對(duì)于每塊芯片，都有一個(gè)片選控制端，只有當(dāng)片選端加上有效信號(hào)時(shí)，才能對(duì)該芯片進(jìn)行讀或?qū)懖僮?。一般，片選信號(hào)由地址碼的高位譯碼（通過(guò)譯碼器輸出端）產(chǎn)生。 ? 需要著重理解，無(wú)論是存儲(chǔ)器讀或存儲(chǔ)器寫，都必須保證能從存儲(chǔ)器中讀到或?qū)懭氲酱鎯?chǔ)器中一個(gè)穩(wěn)定的數(shù)據(jù)。在讀 /寫信號(hào)有效期間，數(shù)據(jù)線和地址線也必須是穩(wěn)定的。 本章小結(jié) ? DRAM芯片是以 MOS管柵極電容是否充有電荷來(lái)存儲(chǔ)信息的，其基本單元電路一般由四管、三管和單管組成，以三管和單管較為常用。在微機(jī)系統(tǒng)中，大多數(shù)采用 DRAM芯片。 ? ROM的存儲(chǔ)元件可以看作是一個(gè)單向?qū)ǖ拈_關(guān)電路。其組成結(jié)構(gòu)與 RAM相似，一般也是由地址譯碼電路、存儲(chǔ)矩陣、讀出電路及控制電路等部分組成。 ROM有不可編程掩模式 ROM、可編程序的只讀存儲(chǔ)器 PROM、可擦除、可再編程的只讀存儲(chǔ)器 EPROM、電改寫的可編程只讀存儲(chǔ)器 EEPROM（或稱 E2PROM）以及閃速 E2PROM等多種。 ? 為了使存儲(chǔ)器與 CPU正確地接口，必須了解存儲(chǔ)器芯片的擴(kuò)充技術(shù)和存儲(chǔ)器芯片的接口特性。 ? 內(nèi)存歷來(lái)是系統(tǒng)中最大的性能瓶頸之一，隨著 PC技術(shù)的發(fā)展，面向 64位構(gòu)架的 DDR3內(nèi)存條在頻率和速度上擁有很多的優(yōu)勢(shì)。 ? 硬盤是計(jì)算機(jī)最重要的外部存儲(chǔ)設(shè)備；光盤存儲(chǔ)技術(shù)是采用磁盤以來(lái)最重要的新型數(shù)據(jù)存儲(chǔ)技術(shù)。 ? 微機(jī)中都采用了分層結(jié)構(gòu)的存儲(chǔ)系統(tǒng)，其目的是使整個(gè)存儲(chǔ)器系統(tǒng)達(dá)到速度、容量與價(jià)格三者優(yōu)勢(shì)互補(bǔ)和均衡發(fā)展。 本章小結(jié) ? 存儲(chǔ)管理的基本目標(biāo)是實(shí)現(xiàn) CPU對(duì)存儲(chǔ)器系統(tǒng)的數(shù)據(jù)快速訪問(wèn)、信息安全處理和降低存儲(chǔ)成本的需求。在改進(jìn)存儲(chǔ)管理時(shí)，主要引入了虛擬存儲(chǔ)技術(shù)與高速緩存 cache技術(shù)。 ? 虛擬存儲(chǔ)技術(shù)的基本概念是：從 CPU結(jié)構(gòu)內(nèi)部設(shè)置存儲(chǔ)器管理單元 MMU，以實(shí)現(xiàn)將外部存儲(chǔ)器中由虛擬地址指定的程序映射（或轉(zhuǎn)存）到內(nèi)存中由物理地址指定的同一程序。 ? 80386作為第一個(gè)全 32位 CPU，它首次在段式管理基礎(chǔ)上增加了頁(yè)式管理，利用片內(nèi)的存儲(chǔ)管理單元 MMU實(shí)現(xiàn)對(duì)存儲(chǔ)器系統(tǒng)的兩級(jí)管理：分段管理和分頁(yè)管理。 ? 80386的 3種工作模式及其存儲(chǔ)管理有不同的特點(diǎn)，重點(diǎn)是要理解保護(hù)模式的虛擬存儲(chǔ)管理。 ? 80386保護(hù)模式的存儲(chǔ)器管理系統(tǒng)包含地址轉(zhuǎn)換與保護(hù)兩個(gè)關(guān)鍵功能以及分段與分頁(yè)等重要機(jī)制，它們是實(shí)現(xiàn) 80386段、頁(yè)式結(jié)構(gòu)尋址的基礎(chǔ)。在保護(hù)模式下， 80386可提供 4GB字節(jié)的實(shí)地址空間。 ? 高速緩存 Cache技術(shù)在傳輸速度有較大差異的設(shè)備間可以用來(lái)調(diào)節(jié)速度差距。緩存基本上都是采用 SRAM存儲(chǔ)器。主流微機(jī)系統(tǒng)中，一般都采用了具有 3級(jí)的緩存結(jié)構(gòu)。 ? 高速緩存作為 CPU不可分割的一部分，已經(jīng)融入到性能提升的考慮因素當(dāng)中，隨著生產(chǎn)技術(shù)的進(jìn)一步發(fā)展，緩存的級(jí)數(shù)還將增加，容量也會(huì)進(jìn)一步提高。