輸入輸出接口和總線-資料下載頁
2025-05-26 18:39本頁面
【正文】 IOR MEMW MEMR IOW IOR AEN HOLD HLDA DRQ DACK ② ③ ④ ⑤ AEN IOW IOR MEMW MEMR ① 外設(shè)發(fā)出 DMA請求 ② DMAC向 CPU申請總線 ③ CPU完成當(dāng)前總線周期后 響應(yīng)，并釋放總線控制權(quán) ④ DMAC得到總線控制權(quán)，并發(fā)出 DMA響應(yīng)信號 ⑤ 由 DMAC發(fā)出各種控制信號，控制外設(shè)與存儲器之 間的數(shù)據(jù)傳送 ⑥ 數(shù)據(jù)傳送完后， DMAC撤銷 HOLD信號 ⑦ CPU釋放 HLDA信號，并重新控制總線 ⑥ ⑦ 總線 掌握： ? 總線的基本概念和分類； ? 總線的系統(tǒng)結(jié)構(gòu) ? 總線的主要功能； 總線的基本概念 ? 總線概念； ? 總線分類及其特點 總線的一般概念 ? 總線 是 一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路 的 集合。 ? 總線是計算機(jī)系統(tǒng)各部件之間傳輸 地址 、數(shù)據(jù) 和 控制信息 的 通道。 ? 任一時刻，只能有一個部件 /設(shè)備通過總線發(fā)送數(shù)據(jù)，其他部件只能處于接收狀態(tài)。 總線的分類及特點 ? 按傳送信息的類型劃分 ? 數(shù)據(jù)總線（ Data Bus， DB） ? 傳輸數(shù)據(jù)信息，雙向三態(tài) ? 其寬度決定了其數(shù)據(jù)傳輸能力 ? 例如， ISA總線為 16位， PCI總線為 32/64位 ? 地址總線（ Address Bus， AB） ? 傳輸?shù)刂沸畔?，單向三態(tài) ? 其寬度決定了微機(jī)系統(tǒng)的尋址能力 ? 例如， ISA為 24位，可尋址 16MB； PCI為 32/64位，可尋址4GB/224TB ? 控制總線（ Control Bus， CB） ? 傳輸控制信號、時序信號和狀態(tài)信號 ? 特點各異：三態(tài)、入 /出 /雙向等特性均不相同 總線的分類及特點（續(xù)） ? 按總線的層次結(jié)構(gòu) 片級總線 直接由 CPU引腳引出的總線，用于芯片一級的互聯(lián) 系統(tǒng)總線 與總線擴(kuò)展槽連接的總線，也稱作板級總線，連接插件板。如 ISA和 EISA總線 外部總線 主機(jī)與外設(shè)之間的總線，如 USB和 IEEE1394，其他如 ? AGP，專用視頻接口，專用于顯卡與內(nèi)存之間的數(shù)據(jù)傳輸 ? SCSI，標(biāo)準(zhǔn)的設(shè)備接口，可連接 15臺外設(shè) ? IDE/EIDE，外部存儲設(shè)備接口，每個接口可連接 2臺設(shè)備 微機(jī)總線的連接結(jié)構(gòu) ? 系統(tǒng)各部件與總線的 連接方式 單總線結(jié)構(gòu) 雙總線結(jié)構(gòu) 多總線結(jié)構(gòu) 單總線結(jié)構(gòu) CPU M M I/O I/O I/O ? 缺點：高速的存儲器與低速的 I/O接口競爭總線，影響了存儲器的讀寫速度 雙總線結(jié)構(gòu) ? 面向 CPU的雙總線結(jié)構(gòu) CPU M I/O I/O I/O ? 缺點：存儲器與 I/O設(shè)備的數(shù)據(jù)傳輸必須通過 CPU 雙總線結(jié)構(gòu) ? 面向存儲器的雙總線結(jié)構(gòu) CPU M I/O I/O I/O 多總線結(jié)構(gòu) ? 系統(tǒng)中擁有兩個以上的總線 總線的基本功能 ? 數(shù)據(jù)傳送控制 ? 仲裁控制 ? 數(shù)據(jù)校驗與糾錯 ? 隔離與驅(qū)動 ? AT總線或 ISA總線 ? 見 258頁 ? END
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1