輸入輸出接口和總線-預(yù)覽頁(yè)
【正文】 型的轉(zhuǎn)換 ? 形式、格式、電平、功率、碼制等 ? I/O接口的編址方式 ? I/O端口： I/O信息的三種類型： 數(shù)據(jù)、命令、狀態(tài) 。實(shí)現(xiàn)外設(shè)與主機(jī)之 間的 信息交換。 ? 端口有兩種編址方式：統(tǒng)一編址和獨(dú)立編址。 ? 缺點(diǎn) ? 內(nèi)存可用地址空間減小 0 地址空間 (共 1MB) 內(nèi)存地址 (960KB) I/O地址 (64KB) FFFFFH EFFFFH F0000H ? 2. 獨(dú)立編址 ? 外設(shè)地址空間和內(nèi)存地址空間 相互獨(dú)立 。 ? 狀態(tài)寄存器 ——保存外設(shè)當(dāng)前狀態(tài)，以供CPU讀取。 試畫出其電路圖。 ? 優(yōu)點(diǎn)： CPU效率高，實(shí)時(shí)性好，速度快。 ? 優(yōu)點(diǎn)：數(shù)據(jù)傳輸 由 DMA硬件來(lái)控制，數(shù)據(jù) 直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)幾 MB/秒） DMA傳送原理示意 圖 ① 系統(tǒng)總線 CPU DMAC 存儲(chǔ)器 外設(shè)接口 AEN IOW MEMW MEMR IOR MEMW MEMR IOW IOR AEN HOLD HLDA DRQ DACK ② ③ ④ ⑤ AEN IOW IOR MEMW MEMR ① 外設(shè)發(fā)出 DMA請(qǐng)求 ② DMAC向 CPU申請(qǐng)總線 ③ CPU完成當(dāng)前總線周期后 響應(yīng)，并釋放總線控制權(quán) ④ DMAC得到總線控制權(quán)，并發(fā)出 DMA響應(yīng)信號(hào) ⑤ 由 DMAC發(fā)出各種控制信號(hào)，控制外設(shè)與存儲(chǔ)器之 間的數(shù)據(jù)傳送 ⑥ 數(shù)據(jù)傳送完后， DMAC撤銷 HOLD信號(hào) ⑦ CPU釋放 HLDA信號(hào)，并重新控制總線 ⑥ ⑦ 總線 掌握： ? 總線的基本概念和分類； ? 總線的系統(tǒng)結(jié)構(gòu) ? 總線的主要功能； 總線的基本概念 ? 總線概念； ? 總線分類及其特點(diǎn) 總線的一般概念 ? 總線 是 一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路 的 集合。如 ISA和 EISA總線 外部總線 主機(jī)與外設(shè)之間的總線，如 USB和 IEEE1394，其他如 ? AGP，專用視頻接口，專用于顯卡與內(nèi)存之間的數(shù)據(jù)傳輸 ? SCSI，標(biāo)準(zhǔn)的設(shè)備接口，可連接 15臺(tái)外設(shè) ? IDE/EIDE，外部存儲(chǔ)設(shè)備接口，每個(gè)接口可連接 2臺(tái)設(shè)備 微機(jī)總線的連接結(jié)構(gòu) ? 系統(tǒng)各部件與總線的 連接方式 單總線結(jié)構(gòu) 雙總線結(jié)構(gòu) 多總線結(jié)構(gòu) 單總線結(jié)構(gòu) CPU M M I/O I/O I/O ? 缺點(diǎn)：高速的存儲(chǔ)器與低速的 I/O接口競(jìng)爭(zhēng)總線，影響了存儲(chǔ)器的讀寫速度 雙總線結(jié)構(gòu) ? 面向 CPU的雙總線結(jié)構(gòu) CPU M I/O I/O I/O ? 缺點(diǎn)：存儲(chǔ)器與 I/O設(shè)備的數(shù)據(jù)傳輸必須通過(guò) CPU 雙總線結(jié)構(gòu) ? 面向存儲(chǔ)器的雙總線結(jié)構(gòu) CPU M I/O I/O I/O 多總線結(jié)構(gòu) ? 系統(tǒng)中擁有兩個(gè)以上的總線 總線的基本功能 ? 數(shù)據(jù)傳送控制 ? 仲裁控制 ? 數(shù)據(jù)校驗(yàn)與糾錯(cuò) ? 隔離與驅(qū)動(dòng) ? AT總線或 ISA總線 ? 見 258頁(yè) ? END
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1