【正文】 存的高速存儲部件 快表 ——把頁表中最活躍的部分存在高速存儲器中構(gòu)成 慢表 ——保存在主存中的完整頁表 TLB的 作用 與 Cache的作用相似，通常由 相聯(lián)存儲器 實現(xiàn)，是慢表中部分信息的 副本 訪存過程 (1) 程序局部性原理使多數(shù)虛存訪問都將通過 TLB完成 (2) TLB匹配不成功時的處理 TLB的地址映射過程 ? 內(nèi)頁表 —— 虛地址到主存物理地址的變換表 ? 外頁表 —— 用于虛地址與輔存地址之間的變換 ? 外頁表的結(jié)構(gòu) 與輔存的尋址機制密切相關(guān) —— 當主存缺頁時，實施 調(diào)頁操作 需要定位輔存 3. 內(nèi)頁表和外頁表 ? 分頁方式的優(yōu)點 ：頁長固定，易于管理，不存在外碎片 ? 缺點 ：頁長與程序的邏輯大小無關(guān)，不利于編程的獨立性 (分頁對于程序員不可見 ) 段式虛擬存儲器 段 ——按照程序的自然分界劃分、長度可動態(tài)改變 通常，程序員把不同類型的數(shù)據(jù)劃分到不同的段中，并且每個程序可以有多個相同類型的段 虛地址構(gòu)成 ——段號和段內(nèi)地址 (偏移量 ) 段表 ——虛地址到實主存地址的變換 (每個程序設(shè)臵一個段表 ) 段表的結(jié)構(gòu) ：每個表項至少包含三個字段 (1)有效位 ：指明該段是否已調(diào)入實存 (2)段起址 ：已調(diào)入實存情況下，指明該段在實存中的首址 (3)段長 ：該段的實際長度，設(shè)臵該字段的目的是為了防止地址越界而破壞其他段 段表 本身也是一個段，可存于輔存，但 一般駐留在主存 段表基地址 段號 段內(nèi)地址 主存地址 段表基址寄存器 虛存地址 實存地址 + 段表（在主存中） + 段起址 裝入位 段長 段號 段式虛存的地址映射過程 … … … … … … 地址變換過程及越界判斷 ? 優(yōu)點 ①段的邏輯獨立性使其 易于編譯、管理、修改和保護 ， 便于多道程序共享 (分段對程序員是可見的 ) ②段長可以根據(jù)需要動態(tài)改變，允許自由調(diào)度，可 有效利用主存空間 ? 缺點 ①段長不固定使 主存空間分配較麻煩 ②易在段間留下許多外碎片，使 存儲空間利用率降低 ③地址轉(zhuǎn)換時，必須通過段起址與段內(nèi)偏移量的求和運算才能求得物理地址，而不能像頁式那樣簡單拼接 —— 段式比頁式存儲管理方式需要更多的硬件支持 段式虛擬存儲器特點 為什么頁式可以簡單拼接，而段式不行？ 段頁式虛擬存儲器 —— 段式和頁式的結(jié)合 實存被等分成頁 每個程序先按邏輯結(jié)構(gòu)分段，每段再按照實存的頁大小分頁，程序 按頁調(diào)入和調(diào)出 ，但可 按段進行編程、保護和共享 定位方式： 每道程序通過 一個段表 和 多個頁表 進行兩級再定位 段表： 每個表項對應(yīng)一個段，有一個指針指向該段的頁表 頁表： 該段各頁在主存的位臵、是否已裝入、是否已修改等 虛地址構(gòu)成： 基號、段號、段內(nèi)頁號、頁內(nèi)偏移量 (基號 N) 段號 S 段內(nèi)邏輯頁號 P 頁內(nèi)地址偏移量 D 若系統(tǒng)中只有一個基址寄存器，則不需基號；多道程序切換時，由操作系統(tǒng)修改基址寄存器內(nèi)容 缺點： 地址映射需多次查表，實現(xiàn)復(fù)雜度較高．速度較慢 基號： 用戶標志號，用于指明該道程序的段表起始地址 【 例 1】 假設(shè)有三道程序，基號 A、 B和 C表示，其基址寄存器內(nèi)容分別為 SA， SB， SC。在主存中，每道程序都有一張段表，程序 A由 4段構(gòu)成，程序 C由 3段構(gòu)成。每段有一張頁表，段表的每行就表示相應(yīng)頁表的起始位臵，而頁表內(nèi)的每行即為相應(yīng)的物理頁號。 段頁式虛擬存儲系統(tǒng)的邏輯地址到物理地址的變換過程如圖 解：地址轉(zhuǎn)換過程如下： (1) 根據(jù)基號 C，找到段表基址寄存器表第 C個表項，獲得 C的段表基址 SC ；再根據(jù)段號 S(=1)找到程序 C段表的第 S個表項，得到段 S的頁表起始地址 b (2) 根據(jù)段內(nèi)邏輯頁號 P(=2)檢索頁表，得到物理頁號 (=10) (3) 物理頁號與頁內(nèi)地址拼接即得物理地址 每個段表和頁表的表項中都應(yīng)設(shè)臵一個有效位，只有在有效位為 1時才按照上述流程操作，否則需中斷當前操作先進行建表或調(diào)頁 段頁式虛存的地址變換過程 C 1 2 SA SB SC a b c 10 d 1 2 8 7 10 12 4 + + 基址寄存器 程序 A段表 程序 C段表 SA+0 SA+1 SA+2 SA+3 SC+0 SC+1 SC+2 a+0 a+1 b+0 b+1 b+2 c+0 c+1 邏輯地址 物理地址 基號 段號 頁號 頁內(nèi)地址 物理頁號 虛存的替換算法 ?從輔存調(diào)頁至主存而主存已滿時，需要進行主存頁面的替換 ?算法與 cache的替換類似，有 FIFO、 LRU、 LFU算法 等 ?虛存中的頁面替換策略和 cache中的行替換策略的 顯著不同 ： (1) cache的替換全靠硬件實現(xiàn)；虛存的替換有操作系統(tǒng)的支持 (2)虛存缺頁對系統(tǒng)性能的影響比 cache未命中要大得多 ，因為調(diào)頁需要訪問輔存，并且要進行任務(wù)切換 (3)虛存頁面替換選擇余地很大 ，屬于一個進程的頁面都可替換 ?為支持虛存的替換，通常在 頁表或段表的每個表項中 設(shè)臵一個修改位 ——標識對應(yīng)的頁或段空間被調(diào)入主存后是否被修改過 ? 【 例 2】 假設(shè)主存只有 a,b,c三個頁面，組成 a進 c出的 FIFO隊列，進程訪問頁面的序列是 0， 1， 2， 4， 2， 3， 0， 2， 1， 3， 2號。若采用① FIFO算法，② FIFO算法 +LRU算法 ，用列表法分別求兩種替換策略情況下的命中率。 ? 【 解 】 求解表格如下所示 頁面訪問序列 0 1 2 4 2 3 0 2 1 3 2 命中率 FIFO算法 a 0 1 2 4 4 3 0 2 1 3 3 2/11= % b 0 1 2 2 4 3 0 2 1 1 c 0 1 1 2 4 3 0 2 2 命中 命中 FIFO+LRU算法 a 0 1 2 4 2 3 0 2 1 3 2 3/11= % b 0 1 2 4 2 3 0 2 1 3 c 0 1 1 4 2 3 0 2 1 命中 命中 命中 (課本的第 9章第 5節(jié) ) 存儲區(qū)域保護 多個用戶共享主存時，應(yīng)防止： ① 一個用戶的程序有意或無意破壞其他用戶的程序和系統(tǒng)軟件 ② 一個用戶程序非法訪問不是分配給它的主存區(qū)域 虛擬存儲系統(tǒng)中采用的保護方式 ——頁表保護 、 段表保護 和 鍵保護 等 目錄 頁表保護和段表保護 ? 頁式虛擬存儲系統(tǒng)：程序自身的錯誤 不會影響其他用戶的頁面， 只可能導(dǎo)致①訪問了自身程序的其他頁面②訪問了頁內(nèi)其他地址 ?段表和頁表由操作系統(tǒng)控制，用戶無法改動 段頁式虛存系統(tǒng)中段表保護方式的實現(xiàn)過程 ? 段式虛存：設(shè)有段長字段，偏移量超過最大值會由操作系統(tǒng)進行地址越界中斷處理 ? 段頁式虛存：段長用段內(nèi)頁數(shù)表示 鍵保護方式 存儲鍵 —— 主存的每個頁設(shè)臵一個 訪問鍵 —— 由操作系統(tǒng)賦予每道程序，在程序運行時加載到程序狀態(tài)字寄存器中 取數(shù)保護鍵 —— 為 0，該頁只受存數(shù)保護；為 1，還受取數(shù)保護 舉例 —— 對正在執(zhí)行的程序本身的核心部分或關(guān)鍵部分進行保護 分層的依據(jù) 環(huán)號大小表示保護的級別 現(xiàn)行環(huán)號寄存器 上限環(huán)號 環(huán)保護方式 當程序需要跨層訪問時的處理 對 主存信息的使用方式 —— 讀 (R)、寫 (W)和執(zhí)行 (E) 訪問方式保護 —— R、 W、 E三種方式形成的邏輯組合 訪問方式保護 邏輯組合 含義 邏輯組合 含義 R+W+E 不允許任何訪問 (R+E)W 只能寫訪問 R+W+E 可進行任何訪問 (R+E)W 不準寫訪問 (R+W)E 只能讀寫，不可執(zhí)行 R(W+E) 只能讀訪問 (R+W)E 只能執(zhí)行，不可讀寫 R(W+E) 不準讀訪問 ? 鍵保護方式下的取數(shù)保護也是一種訪問的實現(xiàn)方式 ? 以上存儲保護都由硬件實現(xiàn) ? 操作系統(tǒng)的特權(quán)指令也可用來實現(xiàn)某種保護 ? 在環(huán)保護和頁表、段表保護方式中，通常把訪問方式位放在頁表和段表中，使同一環(huán)內(nèi)或同一段內(nèi)的各頁有不同的訪問方式 (IA32體系結(jié)構(gòu) )的虛存組織 存儲器模型 ?平坦存儲器模型 (Flat memory model) 單一、連續(xù)的地址空間 —— 線性地址空間 (0?2321) ?分段存儲器模型 (Segmented memory model) 邏輯地址包括段選擇器和偏移量；段最大長度 232B 處理機將邏輯地址 透明 地轉(zhuǎn)換為線性地址 ?實地址模式存儲器模型 (Realaddress mode memory model) 線性地址空間 (最大長度 220B)分段，段最大長度 64KB—— 為了與 8086兼容 目錄 虛地址模式 存儲管理部件 —— 分段部件 SU和分頁部件 PU，可獨立使用 SU—— 將虛地址轉(zhuǎn)換成線性地址 PU—— 將線性地址轉(zhuǎn)換為物理地址 ?不分段不分頁模式 ：邏輯地址與物理地址相同 ?分段不分頁 ： 段式 虛存，邏輯地址含一個 16位段選擇器 (最低 2位用于存儲保護 )和一個 32位偏移量，虛存空間 214+32=246B；由SU將二維虛地址轉(zhuǎn)換為線性地址 (PU不工作，也就是物理地址 ) ?不分段分頁 ： 頁式 虛擬存儲器，程序使用的 32位線性地址由 PU轉(zhuǎn)換為 32位物理地址，虛存空間 232B ?分段分頁 ： 段頁式 虛存，邏輯地址含一個 16位段選擇器和一個32位偏移量，由 SU轉(zhuǎn)換位線性地址，再由 PU轉(zhuǎn)換為物理地址，虛存空間 214+32=246B 分頁模式下的地址轉(zhuǎn)換 兩種頁大小，地址映射方式不同 ?4KB分頁方式 ：頁目錄表和頁表兩級結(jié)構(gòu) ?4MB分頁方式 ：單級頁表結(jié)構(gòu) 4MB分頁方式的地址轉(zhuǎn)換 ：高 10的頁號和低 22位的頁內(nèi)偏移量構(gòu)成 32位線性地址； 頁表 含 1024個表項，每個表項 32位 31 22 21 8 7 6 5 4 3 2 1 0 頁框基址 保留 I D A PCD PWT US RW P 頁表項的格式 I：指示頁大小 P：出現(xiàn)位 A：已訪問位 D：臟位 R/W：讀 /寫控制位 U/S：用戶 /管理員權(quán)限控制位 4MB分頁方式的地址轉(zhuǎn)換 CR3——控制寄存器，指向頁表 本 章 小 結(jié) ? 存儲器的分類 ? 多級存儲體系結(jié)構(gòu) —— cache、主存和外存 ? 主存儲器的技術(shù)指標 —— 存儲容量、存取時間、存儲周期、存儲器帶寬 ? 半導(dǎo)體隨機存取存儲器 ? SRAM和 DRAM的工作原理 ? 存儲器容量的擴充 —— 字長位數(shù)和字存儲容量擴展 ? 只讀存儲器 —— MROM、 PROM、 EPROM、 EEPROM、FLASH ? 并行存儲器 —— 雙端口和多模塊交叉存儲器 ? 高速緩沖存儲器 ? 程序訪問的局部性、 Cache的基本工作原理、和主存之間的映射方式、 Cache中主存塊的替換算法、 Cache寫策略 本 章 小 結(jié) ? 虛擬存儲器的基本概念 ? 實地址、虛地址、地址變換等 ? 虛存的訪問過程 ? Cache與虛存的異同 ? 虛存機制要解決的關(guān)鍵問題 ? 頁式虛擬存儲器 ? TLB(快表 ) ? 段式虛擬存儲器 ? 段頁式虛擬存儲器 ? 虛存的替換算法