【正文】 存的高速存儲(chǔ)部件 快表 ——把頁(yè)表中最活躍的部分存在高速存儲(chǔ)器中構(gòu)成 慢表 ——保存在主存中的完整頁(yè)表 TLB的 作用 與 Cache的作用相似，通常由 相聯(lián)存儲(chǔ)器 實(shí)現(xiàn)，是慢表中部分信息的 副本 訪存過(guò)程 (1) 程序局部性原理使多數(shù)虛存訪問都將通過(guò) TLB完成 (2) TLB匹配不成功時(shí)的處理 TLB的地址映射過(guò)程 ? 內(nèi)頁(yè)表 —— 虛地址到主存物理地址的變換表 ? 外頁(yè)表 —— 用于虛地址與輔存地址之間的變換 ? 外頁(yè)表的結(jié)構(gòu) 與輔存的尋址機(jī)制密切相關(guān) —— 當(dāng)主存缺頁(yè)時(shí)，實(shí)施 調(diào)頁(yè)操作 需要定位輔存 3. 內(nèi)頁(yè)表和外頁(yè)表 ? 分頁(yè)方式的優(yōu)點(diǎn) ：頁(yè)長(zhǎng)固定，易于管理，不存在外碎片 ? 缺點(diǎn) ：頁(yè)長(zhǎng)與程序的邏輯大小無(wú)關(guān)，不利于編程的獨(dú)立性 (分頁(yè)對(duì)于程序員不可見 ) 段式虛擬存儲(chǔ)器 段 ——按照程序的自然分界劃分、長(zhǎng)度可動(dòng)態(tài)改變 通常，程序員把不同類型的數(shù)據(jù)劃分到不同的段中，并且每個(gè)程序可以有多個(gè)相同類型的段 虛地址構(gòu)成 ——段號(hào)和段內(nèi)地址 (偏移量 ) 段表 ——虛地址到實(shí)主存地址的變換 (每個(gè)程序設(shè)臵一個(gè)段表 ) 段表的結(jié)構(gòu) ：每個(gè)表項(xiàng)至少包含三個(gè)字段 (1)有效位 ：指明該段是否已調(diào)入實(shí)存 (2)段起址 ：已調(diào)入實(shí)存情況下，指明該段在實(shí)存中的首址 (3)段長(zhǎng) ：該段的實(shí)際長(zhǎng)度，設(shè)臵該字段的目的是為了防止地址越界而破壞其他段 段表 本身也是一個(gè)段，可存于輔存，但 一般駐留在主存 段表基地址 段號(hào) 段內(nèi)地址 主存地址 段表基址寄存器 虛存地址 實(shí)存地址 + 段表（在主存中） + 段起址 裝入位 段長(zhǎng) 段號(hào) 段式虛存的地址映射過(guò)程 … … … … … … 地址變換過(guò)程及越界判斷 ? 優(yōu)點(diǎn) ①段的邏輯獨(dú)立性使其 易于編譯、管理、修改和保護(hù) ， 便于多道程序共享 (分段對(duì)程序員是可見的 ) ②段長(zhǎng)可以根據(jù)需要?jiǎng)討B(tài)改變，允許自由調(diào)度，可 有效利用主存空間 ? 缺點(diǎn) ①段長(zhǎng)不固定使 主存空間分配較麻煩 ②易在段間留下許多外碎片，使 存儲(chǔ)空間利用率降低 ③地址轉(zhuǎn)換時(shí)，必須通過(guò)段起址與段內(nèi)偏移量的求和運(yùn)算才能求得物理地址，而不能像頁(yè)式那樣簡(jiǎn)單拼接 —— 段式比頁(yè)式存儲(chǔ)管理方式需要更多的硬件支持 段式虛擬存儲(chǔ)器特點(diǎn) 為什么頁(yè)式可以簡(jiǎn)單拼接，而段式不行？ 段頁(yè)式虛擬存儲(chǔ)器 —— 段式和頁(yè)式的結(jié)合 實(shí)存被等分成頁(yè) 每個(gè)程序先按邏輯結(jié)構(gòu)分段，每段再按照實(shí)存的頁(yè)大小分頁(yè)，程序 按頁(yè)調(diào)入和調(diào)出 ，但可 按段進(jìn)行編程、保護(hù)和共享 定位方式： 每道程序通過(guò) 一個(gè)段表 和 多個(gè)頁(yè)表 進(jìn)行兩級(jí)再定位 段表： 每個(gè)表項(xiàng)對(duì)應(yīng)一個(gè)段，有一個(gè)指針指向該段的頁(yè)表 頁(yè)表： 該段各頁(yè)在主存的位臵、是否已裝入、是否已修改等 虛地址構(gòu)成： 基號(hào)、段號(hào)、段內(nèi)頁(yè)號(hào)、頁(yè)內(nèi)偏移量 (基號(hào) N) 段號(hào) S 段內(nèi)邏輯頁(yè)號(hào) P 頁(yè)內(nèi)地址偏移量 D 若系統(tǒng)中只有一個(gè)基址寄存器，則不需基號(hào)；多道程序切換時(shí)，由操作系統(tǒng)修改基址寄存器內(nèi)容 缺點(diǎn)： 地址映射需多次查表，實(shí)現(xiàn)復(fù)雜度較高．速度較慢 基號(hào)： 用戶標(biāo)志號(hào)，用于指明該道程序的段表起始地址 【 例 1】 假設(shè)有三道程序，基號(hào) A、 B和 C表示，其基址寄存器內(nèi)容分別為 SA， SB， SC。在主存中，每道程序都有一張段表，程序 A由 4段構(gòu)成，程序 C由 3段構(gòu)成。每段有一張頁(yè)表，段表的每行就表示相應(yīng)頁(yè)表的起始位臵，而頁(yè)表內(nèi)的每行即為相應(yīng)的物理頁(yè)號(hào)。 段頁(yè)式虛擬存儲(chǔ)系統(tǒng)的邏輯地址到物理地址的變換過(guò)程如圖 解：地址轉(zhuǎn)換過(guò)程如下： (1) 根據(jù)基號(hào) C，找到段表基址寄存器表第 C個(gè)表項(xiàng)，獲得 C的段表基址 SC ；再根據(jù)段號(hào) S(=1)找到程序 C段表的第 S個(gè)表項(xiàng)，得到段 S的頁(yè)表起始地址 b (2) 根據(jù)段內(nèi)邏輯頁(yè)號(hào) P(=2)檢索頁(yè)表，得到物理頁(yè)號(hào) (=10) (3) 物理頁(yè)號(hào)與頁(yè)內(nèi)地址拼接即得物理地址 每個(gè)段表和頁(yè)表的表項(xiàng)中都應(yīng)設(shè)臵一個(gè)有效位，只有在有效位為 1時(shí)才按照上述流程操作，否則需中斷當(dāng)前操作先進(jìn)行建表或調(diào)頁(yè) 段頁(yè)式虛存的地址變換過(guò)程 C 1 2 SA SB SC a b c 10 d 1 2 8 7 10 12 4 + + 基址寄存器 程序 A段表 程序 C段表 SA+0 SA+1 SA+2 SA+3 SC+0 SC+1 SC+2 a+0 a+1 b+0 b+1 b+2 c+0 c+1 邏輯地址 物理地址 基號(hào) 段號(hào) 頁(yè)號(hào) 頁(yè)內(nèi)地址 物理頁(yè)號(hào) 虛存的替換算法 ?從輔存調(diào)頁(yè)至主存而主存已滿時(shí)，需要進(jìn)行主存頁(yè)面的替換 ?算法與 cache的替換類似，有 FIFO、 LRU、 LFU算法 等 ?虛存中的頁(yè)面替換策略和 cache中的行替換策略的 顯著不同 ： (1) cache的替換全靠硬件實(shí)現(xiàn)；虛存的替換有操作系統(tǒng)的支持 (2)虛存缺頁(yè)對(duì)系統(tǒng)性能的影響比 cache未命中要大得多 ，因?yàn)檎{(diào)頁(yè)需要訪問輔存，并且要進(jìn)行任務(wù)切換 (3)虛存頁(yè)面替換選擇余地很大 ，屬于一個(gè)進(jìn)程的頁(yè)面都可替換 ?為支持虛存的替換，通常在 頁(yè)表或段表的每個(gè)表項(xiàng)中 設(shè)臵一個(gè)修改位 ——標(biāo)識(shí)對(duì)應(yīng)的頁(yè)或段空間被調(diào)入主存后是否被修改過(guò) ? 【 例 2】 假設(shè)主存只有 a,b,c三個(gè)頁(yè)面，組成 a進(jìn) c出的 FIFO隊(duì)列，進(jìn)程訪問頁(yè)面的序列是 0， 1， 2， 4， 2， 3， 0， 2， 1， 3， 2號(hào)。若采用① FIFO算法，② FIFO算法 +LRU算法 ，用列表法分別求兩種替換策略情況下的命中率。 ? 【 解 】 求解表格如下所示 頁(yè)面訪問序列 0 1 2 4 2 3 0 2 1 3 2 命中率 FIFO算法 a 0 1 2 4 4 3 0 2 1 3 3 2/11= % b 0 1 2 2 4 3 0 2 1 1 c 0 1 1 2 4 3 0 2 2 命中 命中 FIFO+LRU算法 a 0 1 2 4 2 3 0 2 1 3 2 3/11= % b 0 1 2 4 2 3 0 2 1 3 c 0 1 1 4 2 3 0 2 1 命中 命中 命中 (課本的第 9章第 5節(jié) ) 存儲(chǔ)區(qū)域保護(hù) 多個(gè)用戶共享主存時(shí)，應(yīng)防止： ① 一個(gè)用戶的程序有意或無(wú)意破壞其他用戶的程序和系統(tǒng)軟件 ② 一個(gè)用戶程序非法訪問不是分配給它的主存區(qū)域 虛擬存儲(chǔ)系統(tǒng)中采用的保護(hù)方式 ——頁(yè)表保護(hù) 、 段表保護(hù) 和 鍵保護(hù) 等 目錄 頁(yè)表保護(hù)和段表保護(hù) ? 頁(yè)式虛擬存儲(chǔ)系統(tǒng)：程序自身的錯(cuò)誤 不會(huì)影響其他用戶的頁(yè)面， 只可能導(dǎo)致①訪問了自身程序的其他頁(yè)面②訪問了頁(yè)內(nèi)其他地址 ?段表和頁(yè)表由操作系統(tǒng)控制，用戶無(wú)法改動(dòng) 段頁(yè)式虛存系統(tǒng)中段表保護(hù)方式的實(shí)現(xiàn)過(guò)程 ? 段式虛存：設(shè)有段長(zhǎng)字段，偏移量超過(guò)最大值會(huì)由操作系統(tǒng)進(jìn)行地址越界中斷處理 ? 段頁(yè)式虛存：段長(zhǎng)用段內(nèi)頁(yè)數(shù)表示 鍵保護(hù)方式 存儲(chǔ)鍵 —— 主存的每個(gè)頁(yè)設(shè)臵一個(gè) 訪問鍵 —— 由操作系統(tǒng)賦予每道程序，在程序運(yùn)行時(shí)加載到程序狀態(tài)字寄存器中 取數(shù)保護(hù)鍵 —— 為 0，該頁(yè)只受存數(shù)保護(hù)；為 1，還受取數(shù)保護(hù) 舉例 —— 對(duì)正在執(zhí)行的程序本身的核心部分或關(guān)鍵部分進(jìn)行保護(hù) 分層的依據(jù) 環(huán)號(hào)大小表示保護(hù)的級(jí)別 現(xiàn)行環(huán)號(hào)寄存器 上限環(huán)號(hào) 環(huán)保護(hù)方式 當(dāng)程序需要跨層訪問時(shí)的處理 對(duì) 主存信息的使用方式 —— 讀 (R)、寫 (W)和執(zhí)行 (E) 訪問方式保護(hù) —— R、 W、 E三種方式形成的邏輯組合 訪問方式保護(hù) 邏輯組合 含義 邏輯組合 含義 R+W+E 不允許任何訪問 (R+E)W 只能寫訪問 R+W+E 可進(jìn)行任何訪問 (R+E)W 不準(zhǔn)寫訪問 (R+W)E 只能讀寫，不可執(zhí)行 R(W+E) 只能讀訪問 (R+W)E 只能執(zhí)行，不可讀寫 R(W+E) 不準(zhǔn)讀訪問 ? 鍵保護(hù)方式下的取數(shù)保護(hù)也是一種訪問的實(shí)現(xiàn)方式 ? 以上存儲(chǔ)保護(hù)都由硬件實(shí)現(xiàn) ? 操作系統(tǒng)的特權(quán)指令也可用來(lái)實(shí)現(xiàn)某種保護(hù) ? 在環(huán)保護(hù)和頁(yè)表、段表保護(hù)方式中，通常把訪問方式位放在頁(yè)表和段表中，使同一環(huán)內(nèi)或同一段內(nèi)的各頁(yè)有不同的訪問方式 (IA32體系結(jié)構(gòu) )的虛存組織 存儲(chǔ)器模型 ?平坦存儲(chǔ)器模型 (Flat memory model) 單一、連續(xù)的地址空間 —— 線性地址空間 (0?2321) ?分段存儲(chǔ)器模型 (Segmented memory model) 邏輯地址包括段選擇器和偏移量；段最大長(zhǎng)度 232B 處理機(jī)將邏輯地址 透明 地轉(zhuǎn)換為線性地址 ?實(shí)地址模式存儲(chǔ)器模型 (Realaddress mode memory model) 線性地址空間 (最大長(zhǎng)度 220B)分段，段最大長(zhǎng)度 64KB—— 為了與 8086兼容 目錄 虛地址模式 存儲(chǔ)管理部件 —— 分段部件 SU和分頁(yè)部件 PU，可獨(dú)立使用 SU—— 將虛地址轉(zhuǎn)換成線性地址 PU—— 將線性地址轉(zhuǎn)換為物理地址 ?不分段不分頁(yè)模式 ：邏輯地址與物理地址相同 ?分段不分頁(yè) ： 段式 虛存，邏輯地址含一個(gè) 16位段選擇器 (最低 2位用于存儲(chǔ)保護(hù) )和一個(gè) 32位偏移量，虛存空間 214+32=246B；由SU將二維虛地址轉(zhuǎn)換為線性地址 (PU不工作，也就是物理地址 ) ?不分段分頁(yè) ： 頁(yè)式 虛擬存儲(chǔ)器，程序使用的 32位線性地址由 PU轉(zhuǎn)換為 32位物理地址，虛存空間 232B ?分段分頁(yè) ： 段頁(yè)式 虛存，邏輯地址含一個(gè) 16位段選擇器和一個(gè)32位偏移量，由 SU轉(zhuǎn)換位線性地址，再由 PU轉(zhuǎn)換為物理地址，虛存空間 214+32=246B 分頁(yè)模式下的地址轉(zhuǎn)換 兩種頁(yè)大小，地址映射方式不同 ?4KB分頁(yè)方式 ：頁(yè)目錄表和頁(yè)表兩級(jí)結(jié)構(gòu) ?4MB分頁(yè)方式 ：?jiǎn)渭?jí)頁(yè)表結(jié)構(gòu) 4MB分頁(yè)方式的地址轉(zhuǎn)換 ：高 10的頁(yè)號(hào)和低 22位的頁(yè)內(nèi)偏移量構(gòu)成 32位線性地址； 頁(yè)表 含 1024個(gè)表項(xiàng)，每個(gè)表項(xiàng) 32位 31 22 21 8 7 6 5 4 3 2 1 0 頁(yè)框基址 保留 I D A PCD PWT US RW P 頁(yè)表項(xiàng)的格式 I：指示頁(yè)大小 P：出現(xiàn)位 A：已訪問位 D：臟位 R/W：讀 /寫控制位 U/S：用戶 /管理員權(quán)限控制位 4MB分頁(yè)方式的地址轉(zhuǎn)換 CR3——控制寄存器，指向頁(yè)表 本 章 小 結(jié) ? 存儲(chǔ)器的分類 ? 多級(jí)存儲(chǔ)體系結(jié)構(gòu) —— cache、主存和外存 ? 主存儲(chǔ)器的技術(shù)指標(biāo) —— 存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬 ? 半導(dǎo)體隨機(jī)存取存儲(chǔ)器 ? SRAM和 DRAM的工作原理 ? 存儲(chǔ)器容量的擴(kuò)充 —— 字長(zhǎng)位數(shù)和字存儲(chǔ)容量擴(kuò)展 ? 只讀存儲(chǔ)器 —— MROM、 PROM、 EPROM、 EEPROM、FLASH ? 并行存儲(chǔ)器 —— 雙端口和多模塊交叉存儲(chǔ)器 ? 高速緩沖存儲(chǔ)器 ? 程序訪問的局部性、 Cache的基本工作原理、和主存之間的映射方式、 Cache中主存塊的替換算法、 Cache寫策略 本 章 小 結(jié) ? 虛擬存儲(chǔ)器的基本概念 ? 實(shí)地址、虛地址、地址變換等 ? 虛存的訪問過(guò)程 ? Cache與虛存的異同 ? 虛存機(jī)制要解決的關(guān)鍵問題 ? 頁(yè)式虛擬存儲(chǔ)器 ? TLB(快表 ) ? 段式虛擬存儲(chǔ)器 ? 段頁(yè)式虛擬存儲(chǔ)器 ? 虛存的替換算法