opdown設計方法ppt課件-資料下載頁
2025-05-05 18:16本頁面
【正文】 module bus_xcvr (bus_a,bus_b,en_a_b,en_b_a)。 inout bus_a,bus_b。 input en_a_b,en_b_a。 bufifl b1(bus_b,bus_a,en_a_b)。 bufifl b2(bus_a,bus_b,en_b_a)。 //結構模塊邏輯 endmodule 例 2：使用連續(xù)賦值為雙向口建模 module bus_xcvr (bus_a,bus_b,en_a_b,en_b_a)。 inout bus_a,bus_b。 input en_a_b,en_b_a。 assign bus_b=en_a_b? bus_a:?bz。 assign bus_a=en_b_a? bus_b:?bz。 //結構模塊邏輯 endmodule 例 3: 存儲器的端口建模 module ram_cell(databus,)。 inout databus。 input rd,wr。 reg datareg。 assign databus=rd? datareg:?bz。 always @(negedge wr) datareg=databus。 endmodule 該例中存儲單元在 wr的下降沿到達時存入數據。上頁模塊在 wr處于高電平時，通過數據總線寫入數據，但必須保證 wr的高電平維持時間長于數據的寫入時間。在 rd處于高電平時，上述存儲單元通過數據總線讀出數據。由于此模型為單口存儲模型，因此 wr變低電平時， rd不能同時為高電平，否則就無法確定存儲器的讀出 /寫入的結果。 IP 的使用 IP核是具有知識產權（ IntellectualProperty）的集成電路芯核的簡稱，其作用是把一組擁有知識產權的電路設計集合在一起，構成芯片的基本單位，以供設計時搭積木之用。其實可以把 IP理解為一顆 ASIC，以前是ASIC做好以后供人家在 PCB上使用，現在是 IP做好以后讓人家集成在更大的芯片里。 IP核是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關，可以移植到不同的半導體工藝中去生產集成電路芯片。利用 IP核設計電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復雜功能和商業(yè)價值的 IP核一般具有知識產權，盡管 IP核的市場活動還不規(guī)范，但是仍有許多集成電路設計公司從事 IP核的設計、開發(fā)和營銷工作。 IP核有兩種，與工藝無關的 VHDL程序稱為軟核；具有特定電路功能的集成電路版圖稱為硬核。硬核一般不允許更改，利用硬核進行集成電路設計難度大，但是容易成功流片。 固核是一種介于軟核與硬核之間的。它既不獨立，也不固定，可根據用戶要求作 部分修改。固核允許用戶重新定義關鍵的性能參數，內部連線表有的可以重新優(yōu)化，其使用流程同軟核。如內部連線表不能優(yōu)化時，使用流程與硬核相同。 另外從功能上劃分有嵌入式 IP核和通用 IP核．嵌入式IP核指可編程 IP模塊，主要是 CPU與 DSP．通用 IP核模塊包括存儲器，存儲控制器，通用接口電路，通用功能模塊等．
教學課件相關推薦
鄂ICP備17016276號-1