fpga原理及應(yīng)用ppt課件-資料下載頁(yè)
2025-05-05 12:14本頁(yè)面
【正文】 ay Logic,簡(jiǎn)稱PAL） ,它既具有 PLA的靈活性 ,又具有 PROM易于編程的特點(diǎn) ,其基本結(jié)構(gòu)包含一個(gè)可編程的 “ 與 ” 陣列和一個(gè)固定的 “ 或 ” 陣列 ,如圖 9所示。 PAL器件 “ 與 ” 陣列的可編程特性使輸入項(xiàng)增多 ,而 “ 或 ” 陣列的固定又使器件簡(jiǎn)化 ,所以這種器件得到了廣泛應(yīng)用。 圖 8： 基本 PLA結(jié)構(gòu) O0O1O2“ O R ” 陣列可 編 程“ A N D ” 陣列可 編 程I2I1I0圖 9： 基本 PAL結(jié)構(gòu) O0O1O2“ O R ” 陣列( 固 定 的 )“ A N D ” 陣列( 可 編 程 的 )I2I1I0可編程邏輯器件 (PLD)的基本結(jié)構(gòu) ? ? 通用陣列邏輯（ General Array Logic,簡(jiǎn)稱 GAL） ,在 20世紀(jì) 80年代初期問(wèn)世 ,一般認(rèn)為它是第二代 PLD器件。它具有可擦除、可重復(fù)編程和可加密等特點(diǎn)。 ? GAL器件的基本結(jié)構(gòu)如圖 10所示。它與 PAL器件相比 ,在結(jié)構(gòu)上的顯著特點(diǎn)是輸出采用了宏單元（ OLMC）。也就是說(shuō)， PAL器件的可編程 “ 與 ” 陣列是送到一個(gè)固定的 “ 或 ” 陣列上輸出的 ,而 GAL器件的可編程 “ 與 ” 陣列則是送到 OLMC上輸出的。通過(guò)對(duì) OLMC單元的編程 ,器件能滿足更多的邏輯電路要求 ,從而使它比 PAL器件具有更多的功能 ,設(shè)計(jì)也更為靈活。 圖 10： 基本 GAL結(jié)構(gòu) C LKOEO LM C可編程邏輯器件 (PLD)的基本結(jié)構(gòu) ? ? 現(xiàn)場(chǎng)可編程門陣列（ Field Programmable Gate Array,簡(jiǎn)稱 FPGA）也稱可編程門陣列（ Programmable Gate Array,簡(jiǎn)稱 PGA） , 是超大規(guī)模集成電路（ VLSI）技術(shù)發(fā)展的產(chǎn)物 ,它彌補(bǔ)了早期可編程邏輯器件利用率隨器件規(guī)模的擴(kuò)大而下降的不足。 FPGA器件集成度高 ,引腳數(shù)多 ,使用靈活。 FPGA由布線分隔的可編程邏輯塊（或宏單元）（ Configurable Logic Block,簡(jiǎn)稱 CLB）、可編程輸入 /輸出塊（ Input/Output Block，簡(jiǎn)稱 IOB）和布線通道中可編程內(nèi)部連線（ Programmable Interconnect,簡(jiǎn)稱 PI）構(gòu)成 ,其基本結(jié)構(gòu)如圖 11所示。 PLD與 FPGA之間的主要差別是 PLD通過(guò)修改具有固定內(nèi)部連線的電路的邏輯功能來(lái)進(jìn)行編程 ,而 FPGA可以通過(guò)修改 CLB或 IOB的功能來(lái)編程 ,也可以通過(guò)修改連接 CLB的一根或多根內(nèi)部連線的布線來(lái)編程。對(duì)于快速周轉(zhuǎn)的樣機(jī) ,這些特性使得 FPGA成為首選器件 ,而且 FPGA比 PLD更適合于實(shí)現(xiàn)多級(jí)的邏輯功能。 圖 11： FPGA基本結(jié)構(gòu) I / O 塊 邏 輯 塊 內(nèi) 部 連 線可編程邏輯器件 (PLD)的基本結(jié)構(gòu) ? ? 復(fù)雜可編程邏輯器件（ Complex Programmable Logic Device,簡(jiǎn)稱 CPLD）是和 FPGA同期出現(xiàn)的可編程器件。從概念上 ,CPLD是由位于中心的互連矩陣把多個(gè)類似PAL的功能塊 (Function Block,簡(jiǎn)稱 FB)連接在一起 ,且具有很長(zhǎng)的固定的布線資源的可編程器件，其基本結(jié)構(gòu)如圖 12所示。它與 FPGA在性能上和功能上的差別以后再作介紹。 圖 12： CPLD基本結(jié)構(gòu) I n t e r c o n n e c tM a t r ixI / O I / OFBFBFBFBFBFBFBF
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1