【導(dǎo)讀】音系統(tǒng)設(shè)計(jì)出了系統(tǒng)的硬件電路，給出了錄、放音實(shí)用的源程序。詢系統(tǒng)、排隊(duì)機(jī)、監(jiān)控系統(tǒng)語(yǔ)音報(bào)警以及公共汽車報(bào)站器等等。取，循環(huán)播放，而且不必使用專門的ISD語(yǔ)音開(kāi)發(fā)設(shè)備。是說(shuō)的第一代、第二代、第三代和第四代計(jì)算機(jī)?，F(xiàn)在廣泛使用的微型計(jì)算機(jī)是大規(guī)模集成電路。技術(shù)的產(chǎn)物，因此它屬于第四代計(jì)算機(jī)，而單片機(jī)則是衛(wèi)星計(jì)算機(jī)的一個(gè)分支。但兩者在原理和技術(shù)上是緊密聯(lián)系的。通用單片機(jī)和專用單片機(jī)。根據(jù)控制應(yīng)用的需要，可以將單片機(jī)分為通用型和專用行。過(guò)用戶的進(jìn)一步設(shè)計(jì)，才能組建成一個(gè)以單片機(jī)為核心再配以其他外圍電路的應(yīng)用控制系統(tǒng)。這種應(yīng)用的最大特點(diǎn)是針對(duì)性強(qiáng)而且數(shù)量巨大。89系列單片機(jī)有AT89C系列的標(biāo)準(zhǔn)型及抵擋型，還有AT89S系列的高檔型。通過(guò)在單塊芯片上組合通用的CPL1和FLASH存儲(chǔ)器，使AT89C2051. AT89C2051提供以下標(biāo)準(zhǔn)功能：2KBFLASH存儲(chǔ)器；128字節(jié)RAM；15條I/O口引線；2個(gè)16. 掉電方式保存RAM內(nèi)容，但振蕩器停止工作，并禁止所有其他部件的工。RST引腳一旦變成兩個(gè)機(jī)器

　　

【正文】 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory. If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALEdisable bit has no effect if the microcrontroller is in external execution mode. PSEN Program Store Enable is the read strobe to external program memory. When the AT89C52 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory. 23 Pin Description (Continued) EA/VPP External Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset. EA should be strapped to VCC for internal program executions. This pin also receives the 12volt programming enable voltage (VPP) during Flash programming when 12volt programming is selected. XTAL1 Input to the inverting oscillator amplifier and input to the internal clock operating circuit. XTAL2 Output from the inverting oscillator amplifier. Special Function Registers A map of the onchip memory area called the Special Function Register (SFR) space is shown in Table 1. Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect. User software should not write 1s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0. Timer 2 Registers Control and status bits are contained in registers T2CON (shown in Table 2) and T2MOD (shown in Table 4) for Timer 2. The register pair (RCAP2H, RCAP2L) are the Capture/Reload registers for Timer 2 in 16bit capture mode or 16bit autoreload mode. Special Function Registers (Continued) Interrupt Registers The individual interrupt enable bits are in the IE register. Two priorities can be set for each of the six interrupt sources in the IP register. Data Memory The AT89C52 implements 256 bytes of onchip RAM. The upper 128 bytes occupy a parallel address space to the Special Function Registers. That means the upper 128 bytes have the same addresses as the SFR space but are physically separate from SFR space. When an instruction accesses an internal location above address 7FH, the address mode used in the instruction specifies whether the CPU accesses the upper 128 bytes of RAM or the SFR space. Instructions that use direct addressing access SFR space. AT89C52 主要性能參數(shù)： ? 與 MCS51產(chǎn)品指令和引腳完全兼容 ? 8K字節(jié)可重復(fù)檫寫 FLASH閃速存儲(chǔ)器 ? 1000次檫寫周期 ? 全靜態(tài)操作： 0HZ24HZ ? 三級(jí)加密程序存儲(chǔ)器 24 ? 256X8字節(jié)內(nèi)容 RAM ? 32個(gè)可編程 I/O口線 ? 3個(gè) 16位定時(shí) /計(jì)數(shù)器 ? 8個(gè)中斷源 ? 可編程串行 UART通道 ? 低功耗空閑和掉電模式 功能特性概述： AT89C52提供以下標(biāo)準(zhǔn)功能： 8K 字節(jié)閃速存儲(chǔ)器， 256 字節(jié)內(nèi)部 RAM， 32 個(gè) I/O口線， 3個(gè)16位定時(shí) /計(jì)數(shù)器，一個(gè) 6向量?jī)蓸O中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口， 片內(nèi)振蕩器及時(shí)鐘電路。同時(shí)，可降至 0HZ的靜態(tài)邏輯操作，并支持良種軟件可選的節(jié)電工作模式?？臻e方式停止 CPU的工作，但允許 RAM，定時(shí) /計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電模式保存 RAM中的內(nèi)容，但振蕩器停止工作并禁止其他所有部件工作直到下一個(gè)硬件復(fù)位。 引腳功能說(shuō)明 ? VCC：電源電壓 ? GND：地 ? P0口： P0口是一組 8位漏極開(kāi)路雙向 I/O口，也即地址 /數(shù)據(jù)總線服用口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動(dòng) 8個(gè) TTL邏輯門電路，對(duì)斷口 P0寫“ 1‘時(shí)，可作為高阻抗輸入端用。 在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或 程 序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址和數(shù)據(jù)總線復(fù)用，在訪問(wèn)激活內(nèi)部上拉電阻。 在 FLASH編程時(shí)間， P0口接受指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求接上拉電阻。 ? P1口：是一個(gè)帶內(nèi)部上拉電阻的 8位雙響 I/O口， P1輸出緩沖級(jí)可驅(qū)動(dòng) 4個(gè) TTL邏輯門電路。對(duì)斷口寫“ 1“，通過(guò)內(nèi)部的上拉電阻把斷口拉倒高電平，此時(shí)可作輸入口。做輸入口 。 作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。 ? P2口：是一個(gè)帶有內(nèi)部上拉電阻的 8位雙響 I/O口， P2的輸出緩沖可驅(qū)動(dòng) 4個(gè) TTL邏輯門 電路。對(duì)斷口 P2寫 1，通過(guò)內(nèi)部的上拉電阻把斷口拉倒高電平，此時(shí)可作輸入口，做輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引酵被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。 在訪問(wèn)外部程序存儲(chǔ)器或 16位地址的外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2口送出高 8位地址數(shù)據(jù)。在訪問(wèn) 8位地址的外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2口輸出 P2鎖存器內(nèi)容。 25 ? P3口： P3口是一組帶有內(nèi)部上拉電阻的 8位雙響 I/O口。 P3口輸出緩沖可驅(qū)動(dòng) 4個(gè) TTL邏輯門電路。對(duì) P3口寫入“ 1“時(shí)間，它們被內(nèi)部上拉電阻拉高并可作為輸入斷口。此時(shí)，被外部拉低的 P3口將用上拉電阻輸出電 I流。 P3口 除了作為一般的 I/O口線外，更重要的用途是它的第二功能。 此外， P3口還接收一些用語(yǔ) FLASH閃速存儲(chǔ)編程和程序校驗(yàn)的控制信號(hào)。 ? RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)， RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 ? ALE/PROG；當(dāng)訪問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí) ALE輸出脈沖用語(yǔ)鎖存地址的低 8位字節(jié)。一般情況下， ALE仍以時(shí)鐘振蕩頻率的 1/6輸出固定的脈沖信號(hào)，因此它可對(duì)輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)間、將跳過(guò)一個(gè) ALE脈沖。 對(duì) FLASH存儲(chǔ)器編程期間，該引腳還用于輸 入變成脈沖。 ? PSEN：程序存儲(chǔ)允許輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) AT89C52由外部程序存儲(chǔ)器取指令時(shí)，每個(gè)機(jī)器周期量詞有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器，將跳過(guò)兩次信號(hào)。 ? EA/VPP：外部訪問(wèn)允許。欲使 CPU僅訪問(wèn)外部程序存儲(chǔ)器， EA端必須保持低電平接。需注意的是；如果加密 LB1被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存 EA端狀態(tài)。 如 EA端為高電平， CPU則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。 FLASH存儲(chǔ)器編程時(shí)間，該引腳加上 +12的變成允許電源，當(dāng)然這必須是該器件是使用 12編程電壓。 ? XTAL1：振蕩器反相放大器的及內(nèi)部時(shí)鐘發(fā)生器的輸入端 ? XTAL2；振蕩器反相放大器的輸出端 ? 特殊功能寄存器： 在 AT89C52片內(nèi)存儲(chǔ)器中， 80HFFH共 128個(gè)單元為特殊功能寄存器， SFR的地址空間影象 并非所有的地址都被定義，從 80HFFH共 128個(gè)字節(jié)只有一部分被定義，還 有相當(dāng)一部分沒(méi)有定義。對(duì)沒(méi)有定義的單元讀寫是無(wú)效的，讀出的數(shù)值將不確定，而寫入的數(shù)據(jù)也將丟失。 不應(yīng)將數(shù)據(jù)“ 1”寫如未定義的單元，由于這些單元在將來(lái)的產(chǎn)品中可能賦予新的功能，在這種情況下，復(fù)位后這些單元數(shù)值總是“ 0”。 ? 中斷寄存器： AT89C52有 6個(gè)中斷源， 2個(gè)中斷優(yōu)先級(jí)， IE寄存器控制各中斷位， IP寄存器中 6個(gè)中斷源的每一個(gè)可定為 2個(gè)優(yōu)先級(jí)。 ? 數(shù)據(jù)存儲(chǔ)器： AT89C52有 256個(gè)字節(jié)的內(nèi)部 RAM， 80HFFH高 128個(gè)字節(jié)與特殊功能寄存器地址是重疊的也是高 128字節(jié)的 RAM和特殊功能寄存器的地址是相同的，但物理上它們是分開(kāi)的。 當(dāng)一條指令訪問(wèn) 7FH以上的內(nèi)部地址單元時(shí)，指令中使用的尋址方式是不同的，也即尋址方式?jīng)Q定是訪問(wèn)高 128字節(jié) RAM還是訪問(wèn)特殊寄存器。如果指令是直接尋址方式則為訪問(wèn)特殊功能寄存器。 26