【導(dǎo)讀】電子技術(shù)領(lǐng)域表現(xiàn)出的明顯技術(shù)領(lǐng)先性，具有傳統(tǒng)方法無可比擬的優(yōu)越性。幾年，嵌入式數(shù)字音頻產(chǎn)品受到越來越多消費者的青睞。當前發(fā)展的重要趨勢。的音頻編解碼芯片控制器，以實現(xiàn)對音頻編解碼芯片WM8731的控制。據(jù)VerilogHDL可移植性和不依賴器件的特點。經(jīng)過適當?shù)男薷?，該控制器可。以移植到各類FPGA中，以控制兼容I2C和I2S總線的音頻編解碼芯片。系統(tǒng)在功能擴展上具有極大的潛力，有很好的應(yīng)用前景和科研價值。

　　

【正文】 、兩個開關(guān)按鍵以及三個按鈕式按鍵。 FPGA 器件主要通過 I2C 總線給語音芯片 WM8731 經(jīng)行控制字配置。初始化完成后，音頻數(shù)據(jù)從 MIC 或 Line In 輸入，經(jīng)過 A/D 轉(zhuǎn)換后 ， 成為串行的數(shù)字信號并由 I2S 總線傳入 FPGA 器件。經(jīng)過串并變換等處理之后，再經(jīng)過 D/A轉(zhuǎn)換由 Line Out 通過耳機 輸出。 在調(diào)試過程中，兩個開關(guān)按鍵用以控制 WM8731 中 Bypass、 Side Tone 和DACSEL 三種模式的切換。三個按鈕式按鍵用以實現(xiàn)增大或減小音量，以及復(fù)位的 功能。 在測試中 ，上述功能均已實現(xiàn)，并能正?？刂?WM8731 輸出預(yù)期的音頻數(shù)據(jù)。 32 結(jié)論 隨著可編程邏輯器件及相關(guān)技術(shù)的不斷發(fā)展和完善，人們越來越多的利用EDA 技術(shù)進行數(shù)字系統(tǒng)的設(shè)計和開發(fā)。 本設(shè)計方案基于 SOPC 技術(shù)，將 I2C總線控制器 、 音頻數(shù)據(jù)處理 I2S 總線模塊 和各個數(shù)字控制模塊都設(shè)計在 FPGA 內(nèi)部。極大地提高了系統(tǒng)的集成度和穩(wěn)定性。 利用 Verilog HDL硬件描述語言開發(fā)的 基于 FPGA的 音頻編解碼芯片控制器 ，經(jīng)過驗證功能完整正確，可以實現(xiàn)對音頻編解碼芯片 WM8731 的控制。 不僅如此 ， 根據(jù) Verilog HDL 可移植性和不依賴器件的特點 ， 經(jīng)過適當?shù)男拚?該控制器 可以移植到 各類 FPGA 中，以控制 兼容 I2C 和 I2S 總線的 音頻編解碼芯片。 避免了重復(fù)開發(fā) ， 這樣既縮短了設(shè)計周期又降低了設(shè)計成本 ， 可大大提高設(shè)計的效率 。 系統(tǒng)在功能擴展上具有極大的潛力，有很好的應(yīng)用前景和科研價值。 33 致謝 經(jīng)過將近一個學(xué)期的努力，終于如期完成了本次畢業(yè)設(shè)計。 首先我要感謝我的 畢設(shè) 導(dǎo)師楊揚老師，在 整個完成畢設(shè)的過程中， 楊老師 給予了我很大的幫助，在一些關(guān)鍵點上給我思路和技術(shù)上的點撥，以使我少走了很多的彎路。從楊老師那里我不僅學(xué)習(xí)到了知識，更 重要的是他嚴格要求，精益求精，嚴謹求實的治學(xué)態(tài)度給我留下深刻印象，這定會讓我受益終身。在此，我特別要向楊老師表達我深深的謝意。 感謝信息工程學(xué)院所有幫助 過我、指導(dǎo)過我的老師，是他們細心的指導(dǎo)和耐心的教誨，讓我學(xué) 到了很多 ，懂得了很多。 另外還要 感謝通 信 07A4 班的所有同學(xué)。在與他們共同 學(xué)習(xí)，共同生活的四年里， 我們一同經(jīng)歷了四年的風風雨雨， 與他們的交流和討論，擴展了我的思路， 鍛煉了我的能力， 對論文的完成頗有益處。 最后，再次對關(guān)心、幫助我的老師和同學(xué)表示衷心地感謝。 34 參考文獻 [1] 王杰玉 ,杜煒 ,潘紅兵 . 基于 FPGA 的音頻編解碼芯片接口設(shè)計 . 現(xiàn)代電子技術(shù) , 2020, (05) . [2] 徐峰 , 葉輝 . 音頻解碼芯片在嵌入式系統(tǒng)中的應(yīng)用 . 黑龍江科技信息 , 2020, (22) [3] 任文平 ,梁竹關(guān) ,李海燕 . 基于 FPGA 的 I2C 總線的控制電路的設(shè)計 . 第六屆全國信息獲取與處理學(xué)術(shù)會議論文集（ 3） [C], 2020 [4] 袁海林 . WM8731 的 I2C 配置模塊的 FPGA 設(shè)計 . 電腦知識與技術(shù) (學(xué)術(shù)交流 ), 2020, (06) [5] 袁海林 .基于 Nios II 的數(shù)字音頻錄放系統(tǒng)的設(shè)計 . 微計算機信息 , 2020, (14) [6] 呂炎軍 ,王澤勇 . 基于 FPGA 的 I2C 總線接口設(shè)計 [J]. 自動化技術(shù)與應(yīng)用 , 2020,(04) [7] 徐睿 , 李斐 , 王申康 . 基于 IIS 總線的嵌入式音頻系統(tǒng)設(shè)計 . 電子技術(shù)應(yīng)用 , 2020, (04) [8] 李云 , 劉桂華 . FPGA 與 I2C 總線器件接口設(shè)計 [A]. 中國自動化學(xué)會、中國儀器儀表學(xué)會 2020 年西南三省一市自動化與儀器儀表學(xué)術(shù)年會論文集 [C], 2020 [9] Woifson. WM8731 Portable Inter Audio CODEC with Headphone Driver and Programmable Sample Rates [EB/OL] . [20200426] [10] Chen . Digital audio radioan application of audio pression 35 technology .Industrial Technology, Proceedings of The IEEE International Conference. 1996, (796800) 36 附錄 附錄 1 電路圖 WM8731 外圍電路 37 附錄 2 源代碼 AUD_TOP .v module AUD_TOP(clock_50m,sclk,sdat,dacclk,dacdat,bclk,adcdat,adcclk,rst_n,key1,key2,led1,led2,led,MCLK,sw1,sw2,data)。 input clock_50m。 input rst_n。 output sclk。 inout sdat。 inout dacclk。 output dacdat。 inout bclk。 input adcdat。 inout adcclk。 input key1,key2。 output led1,led2,led。 output MCLK。 input sw1,sw2。 output [15:0] data。 assign led=rst_n。 assign MCLK=c0。 38 set_wm8731(.clock_50m(clock_50m), .i2c_sclk(sclk), .i2c_sdat(sdat), .reset_n(rst_n), .key1(key1), .key2(key2), .led1(led1), .led2(led2), .sw1(sw1), .sw2(sw2))。 I2S_(.clock_ref(c0), .dacclk(dacclk), .bclk(bclk), .dacdat(dacdat), .reset_n(rst_n), .adcclk(adcclk), .adcdat(adcdat), .data(data))。 clkdivz (.inclk0(clock_50m), .c0(c0))。 39 endmodule module set_wm8731(clock_50m,i2c_sclk,i2c_sdat,reset_n,key1,key2,led1,led2,sw1,sw2)。 input clock_50m。 input reset_n。 output i2c_sclk。 inout i2c_sdat。 input key1,key2。 output led1,led2。 input sw1,sw2。 reg clock_20k。 reg [15:0]clock_20k_t。 reg [1:0]config_step。 reg [3:0]reg_index。 reg [23:0]i2c_data。 reg [15:0]reg_data。 reg start。 reg [9:0] t。 reg [15:0] left。 reg [15:0] right。 reg key1_f,key2_f。 40 reg key1_f_w,key2_f_w。 assign led1=!key1。 assign led2=!key2。 initial begin left=1639。h055f。 key1_f=0。key2_f=0。 end i2c_ u1(.clock_i2c(clock_20k), .reset_n(reset_n), .ack(ack), .i2c_data(i2c_data), .start(start), .tr_end(tr_end), .i2c_sclk(i2c_sclk), .i2c_sdat(i2c_sdat))。 always@(posedge clock_50m or negedge reset_n) //產(chǎn)生 I2C 控制時鐘 20khz begin if(!reset_n) begin 41 clock_20k=0。 clock_20k_t=0。 end else if(clock_20k_t2499) clock_20k_t=clock_20k_t+1。 else begin clock_20k=!clock_20k。 clock_20k_t=0。 end end always @ (posedge clock_20k or negedge reset_n) //按鍵計時程序 begin if (!reset_n) t=1039。d0。 else t=t+139。b1。 end always @ (posedge clock_20k) begin if (t==1039。d400) //每隔 20Ms 檢測一次按鍵 20Khz 400 次 begin 42 key1_f=key1。 key2_f=key2。 end key1_f_w=key1_f。 key2_f_w=key2_f。 end wire key1_ctrl = key1_f_w amp。 ( ~key1_f)。 wire key2_ctrl = key2_f_w amp。 ( ~key2_f)。 always@(posedge clock_20k or negedge reset_n) //配置過程控制 begin if(!reset_n) begin config_step=0。 start=0。 reg_index=0。 left=1639。h055f。 end else if(key1_ctrl) //按鍵改音量 begin left=left+1639。h0008。 if(left = 1639。h057f) begin 43 left=1639。h057f。 end reg_index=439。b1010。 end else if(key2_ctrl) begin left=left1639。h0008。 if(left = 1639。h051f) begin left=1639。h051f。 end reg_index=439。b1010。 end else //I2C 設(shè)置過程 begin if(reg_index11) begin case(config_step)